高速電路布局布線需要了解的知識(shí)技能（下）

高速電路無疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分，因?yàn)楦咚傩盘?hào)很容易被干擾，導(dǎo)致信號(hào)質(zhì)量下降，所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況的發(fā)生。

在具體的高速電路布局布線中，這些知識(shí)技能需要掌握。

阻抗不連續(xù)

阻抗不連續(xù)也是常常會(huì)碰到的問題，走線的阻抗值一般取決于線寬與參考平面與走線之間的距離等等有關(guān)。

走線越寬，它的阻抗就越小。阻抗不連續(xù)這個(gè)現(xiàn)象在連接接口端子的焊盤與高速信號(hào)連接的過程中需要特別注意，因?yàn)槿绻涌诙俗拥暮副P特別大，而高速信號(hào)線又特別窄的話，就會(huì)出現(xiàn)大焊盤阻抗小，而高速信號(hào)的阻抗大，就會(huì)產(chǎn)生阻抗不連續(xù)，然后就會(huì)產(chǎn)生信號(hào)的反射。

所以在實(shí)際的設(shè)計(jì)過程中，為了防止阻抗不連續(xù)，就需要在接線端子或者器件的焊盤下面添加一個(gè)禁布銅皮，從而加大阻抗，使得阻抗連續(xù)。

另外過孔也會(huì)導(dǎo)致阻抗的不連續(xù)，所以為了消除或者減少這種影響，在PCB的內(nèi)層和過孔連接的中不需要的銅皮就應(yīng)該去除掉，具體實(shí)操時(shí)可以通過聯(lián)系溝通PCB加工廠來消除掉不需要的銅皮，從而包裝阻抗的連續(xù)。

差分信號(hào)

這是電路設(shè)計(jì)中常常會(huì)碰到的一種信號(hào)類型，在設(shè)計(jì)差分信號(hào)，尤其是高速差分信號(hào)時(shí)是必須要保證等寬，等間距來實(shí)現(xiàn)特定的差分阻抗值的，不然信號(hào)就會(huì)有問題。

在布置差分走線包含的區(qū)域內(nèi)，是不允許布置過孔或者相關(guān)元器件的，因?yàn)槿绻胖貌幌喔傻脑骷诶锩?，?huì)導(dǎo)致信號(hào)傳輸時(shí)出現(xiàn)EMC問題，并且會(huì)導(dǎo)致阻抗不連續(xù)。

另外，一些高速差分信號(hào)是需要串聯(lián)耦合電容的，在串聯(lián)這些耦合電容布局布線時(shí)，也是需要進(jìn)行對(duì)稱布置的，同時(shí)需要特別注意的是選用電容的封裝規(guī)格時(shí)，推薦使用0402，0603規(guī)格小一點(diǎn)的類型，0805等大小以上則盡量不要去使用。

布線時(shí)也是一樣，能不打過孔就不打過孔，如果碰上必須打過孔的情況，那過孔的分布也是需要對(duì)稱放置的。

等長(zhǎng)

對(duì)于高速信號(hào)來說，等長(zhǎng)是一個(gè)非常重要的概念，因?yàn)閷?duì)于高速信號(hào)接口，總線傳輸?shù)刃枰紤]某些信號(hào)線之間的到達(dá)時(shí)間以及時(shí)間滯后誤差。

比如說某兩個(gè)信號(hào)，它們?cè)趥鬏敃r(shí)的要求是要一起到達(dá)，那就需要讓這兩個(gè)信號(hào)保證在一定的時(shí)滯誤差內(nèi)，不然信號(hào)傳輸就會(huì)出現(xiàn)問題，這個(gè)在實(shí)際設(shè)計(jì)時(shí)，必須要考慮好他們的走線等長(zhǎng)。

有時(shí)候可能因?yàn)榘遄油庑蔚南拗贫鴮?dǎo)致走常規(guī)直線不能等長(zhǎng)，這個(gè)時(shí)候就可以采用蛇形走線的方式來實(shí)現(xiàn)走線，從而滿足滯后誤差的要求。

同時(shí)要布置蛇形走線時(shí)，需要布置在信號(hào)的源頭處，不要放置在末尾，因?yàn)樵谠搭^的位置可以保證差分走線的信號(hào)大部分時(shí)間都是同步傳輸?shù)摹?/p>