多維演進,合見工軟重磅發(fā)布多款國產(chǎn)自研新一代EDA工具與IP解決方案

上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）正式發(fā)布“EDA新國產(chǎn)多維演進戰(zhàn)略”并同時重磅發(fā)布了多款全新國產(chǎn)自主自研的EDA與IP產(chǎn)品。產(chǎn)品覆蓋全場景數(shù)字驗證硬件、虛擬原型平臺、可測性設計DFT、電子系統(tǒng)研發(fā)管理和高速接口IP多個領域，跨越數(shù)字驗證、數(shù)字實現(xiàn)、系統(tǒng)級工具、IP方案多個維度，多產(chǎn)品線并行研發(fā)，構筑了“芯片-軟件-系統(tǒng)-應用”的芯片與整機系統(tǒng)聯(lián)動設計與產(chǎn)業(yè)生態(tài)，有力支撐中國芯片行業(yè)發(fā)展。

在發(fā)布戰(zhàn)略與創(chuàng)新成果的同時，合見工軟還與上海集成電路技術與產(chǎn)業(yè)促進中心正式簽署了戰(zhàn)略合作協(xié)議，通過優(yōu)勢互補，打造長期、友好、多贏的戰(zhàn)略合作伙伴關系，共同搭建以國產(chǎn)EDA軟件為基礎的中國集成電路設計自主研發(fā)生態(tài)服務平臺，建立集人才、技術、數(shù)據(jù)、產(chǎn)品、應用、行業(yè)于一體的可持續(xù)產(chǎn)業(yè)生態(tài)，助力中國機場電路產(chǎn)業(yè)的可持續(xù)發(fā)展。

本次發(fā)布的創(chuàng)新產(chǎn)品為：

●   商用級、高性能、全場景驗證硬件系統(tǒng)UniVista Unified Verification Hardware System（簡稱“UVHS”）

●   商用級虛擬原型設計與仿真工具套件UniVista V-Builder/vSpace

●   商用級、高效測試向量自動生成工具UniVista Tespert ATPG

●   全新一代UniVista EDMPro電子系統(tǒng)研發(fā)管理平臺

●   首款自主知識產(chǎn)權的全國產(chǎn)PCIe Gen5完整解決方案UniVista PCIe Gen5 IP

合見工軟作為數(shù)字芯片EDA技術的創(chuàng)新領導公司，在技術更為領先、挑戰(zhàn)更復雜的數(shù)字芯片設計和驗證領域已有多項創(chuàng)新成果。本次發(fā)布的五款新產(chǎn)品，提升了目前國產(chǎn)EDA工具關鍵點的技術水平，展現(xiàn)了合見工軟強大的研發(fā)能力和對客戶的支持能力。

其中，全新發(fā)布的全場景驗證硬件系統(tǒng)UVHS與商用級虛擬原型設計與仿真工具套件UniVista V-Builder/vSpace組合，同時結合公司原有的多款驗證產(chǎn)品包括數(shù)字仿真器UVS、數(shù)字調(diào)試器UVD、驗證管理軟件VPS等產(chǎn)品，已全面覆蓋從早期虛擬架構設計建模、中期硬件仿真加速、中期子系統(tǒng)級軟件到后期全芯片級原型驗證的全場景需求，搭建了完整的全國產(chǎn)自主自研數(shù)字芯片驗證全流程解決方案。

合見工軟首席技術官賀培鑫表示：“合見工軟在成立短短兩年半的時間以來，從數(shù)字驗證切入，目前已經(jīng)在數(shù)字芯片全流程EDA工具與設計IP、系統(tǒng)級領域達到多維演進、廣泛布局，展現(xiàn)了合見工軟強大的研發(fā)能力和完善的平臺型機制支撐能力。本次發(fā)布的全場景驗證硬件系統(tǒng) UVHS，進一步加強合見工軟在數(shù)字芯片驗證EDA市場的競爭力。同時快速推出應用于數(shù)字芯片實現(xiàn)流程的可測試設計工具 UVTespert-ATPG，正式挺進了數(shù)字芯片實現(xiàn)EDA市場。在IP方面，我們成功并購北京諾芮，進入設計IP市場，并大大加速了諾芮原有IP在頭部企業(yè)的商業(yè)拓展和新產(chǎn)品推出進程，不到一年時間即推出全新PCIe Gen5控制器IP。同時，推出的早期架構探索和片上軟件開發(fā)的虛擬原型設計工具V-Builder/vSpace，進一步加強我們在數(shù)字芯片早期架構探索和軟件開發(fā)市場的競爭力，以及應用于整機系統(tǒng)板級設計的新一代電子產(chǎn)品設計數(shù)據(jù)管理平臺EDMPro，構筑了‘芯片-軟件-系統(tǒng)-應用’的芯片與整機系統(tǒng)聯(lián)動設計與產(chǎn)業(yè)生態(tài)?！?/p>

精工匠心，驗證賦能：全場景驗證硬件系統(tǒng)彰顯自主創(chuàng)新力

近年來智能駕駛、數(shù)據(jù)中心、人工智能等大規(guī)模芯片應用不斷涌現(xiàn)，芯片公司的設計與驗證團隊持續(xù)面臨越來越大的設計規(guī)模和功能集成度所帶來的仿真性能和驗證任務的復雜多樣性的挑戰(zhàn)。對于芯片公司而言，一方面，急需解決數(shù)十億門規(guī)模以上的設計如何在系統(tǒng)軟硬件驗證階段，快速的實現(xiàn)設計啟動，獲取更高的仿真性能，從而在有效的時間內(nèi)執(zhí)行完軟硬件協(xié)同調(diào)試任務；另一方面，也渴望更早開始以更快的速度執(zhí)行更為復雜的應用軟件，以進行更為廣泛的系統(tǒng)測試和量產(chǎn)軟件開發(fā)。

合見工軟推出全新商用級、高性能、全場景驗證硬件系統(tǒng)UniVista Unified Verification Hardware System（簡稱“UVHS”），以更好地解決大規(guī)模數(shù)字芯片功能驗證流程中所面對的仿真性能、設計啟動效率和復雜多任務場景的挑戰(zhàn)。UVHS是創(chuàng)新的高性能、大容量全場景驗證專用硬件加速平臺，集成了自主研發(fā)的全流程時序驅(qū)動的智能編譯軟件UVHS Compiler，可以在單一驗證EDA系統(tǒng)中以不同運行模式，來應對復雜多樣的SoC軟硬件驗證任務所帶來的全場景要求。目前該產(chǎn)品已在多家客戶的主流大芯片項目中成功完成超過60億門設計規(guī)模的實際商業(yè)化部署，并實現(xiàn)成功流片迭代。

全場景驗證硬件系統(tǒng)UVHS是合見工軟更廣泛的數(shù)字EDA產(chǎn)品組合的重要產(chǎn)品之一，結合其它驗證產(chǎn)品打造了全場景驗證解決方案，目前已實現(xiàn)了在HPC、AI加速卡、GPU、ADAS、DPU等領域的國內(nèi)頭部IC企業(yè)中的成功部署應用，在數(shù)字芯片EDA工具的高端市場上，全面展示了合見工軟公司產(chǎn)品的強大技術實力和對客戶的支持能力。

客戶評價：

中興微電子有線系統(tǒng)部部長賀志強表示： “合見工軟的高性能原型驗證平臺UV APS已在中興通訊的多個項目中得到成功部署，并在我們的各個工程團隊中收到了積極的反饋。我們非常高興地看到，基于成熟的軟硬件系統(tǒng)架構，合見工軟推出了高效能的全場景驗證硬件系統(tǒng)UVHS。該產(chǎn)品為我們在軟硬件協(xié)同驗證方面所面臨的性能和調(diào)試挑戰(zhàn)提供了一個優(yōu)異的解決方案。在我們的項目中，經(jīng)常會在硬件加速器上執(zhí)行一些長軟件測試用例，所以運行性能和快速定位問題的能力是我們的必須要求。UVHS的高效定位調(diào)試功能對我們非常有用，結合全信號可見能力，能夠幫我們迅速找到問題根因，其在多個項目中展示了出色的效果。我們期待在未來的合作中看到UVHS的更廣泛應用，以提高生產(chǎn)效率并加速項目的完成?！?/p>

全場景驗證，軟硬件協(xié)同開發(fā)：虛擬原型解決方案

完整的電子系統(tǒng)級解決方案包括芯片硬件和運行在芯片上的應用軟件，隨著系統(tǒng)對軟件需求的不斷增長，軟件開發(fā)現(xiàn)已成為芯片開發(fā)過程中最耗費時間和資源的環(huán)節(jié)之一，需要盡可能的在芯片開發(fā)周期中讓軟件的開發(fā)測試工作提前開始，不再依賴于芯片硬件的開發(fā)狀態(tài)，通過軟硬件協(xié)同以并行開發(fā)，加速產(chǎn)品整體開發(fā)的進度。

合見工軟推出商用級虛擬原型設計與仿真工具套件UniVista V-Builder/vSpace，包括系統(tǒng)級原型設計工具V-Builder和虛擬原型仿真環(huán)境vSpace?？梢詭椭脩粼谛酒c整機系統(tǒng)設計過程中更早的開始進行軟件開發(fā)、架構探索與軟件功能調(diào)試，實現(xiàn)軟硬件協(xié)同設計與驗證，提高開發(fā)效率，縮短產(chǎn)品上市時間。

創(chuàng)新的UniVista V-Builder/vSpace突破了傳統(tǒng)的基于真實硬件的軟件開發(fā)與測試限制，解決了軟硬件解耦難題，并且在原型創(chuàng)建、編譯與仿真性能方面更具優(yōu)勢。該平臺與全場景驗證硬件系統(tǒng)UVHS、先進FPGA原型驗證系統(tǒng)UV APS和系統(tǒng)級IP驗證方案HIPK組合成為合見工軟芯片到系統(tǒng)（Silicon to System）全場景驗證解決方案，并已經(jīng)實現(xiàn)了在人工智能等領域的國內(nèi)頭部IC企業(yè)中的成功部署應用。

客戶評價：

燧原科技驗證平臺負責人任承志表示：“虛擬原型技術通過將軟硬件集成開發(fā)驗證左移、以及靈活易用的快速部署特點，已證明為燧原科技的產(chǎn)品高質(zhì)量高效率交付提供可靠的流程保障。 我們與合見工軟的專家團隊深度合作，在項目設計中選用UniVista V-Builder/vSpace工具套件，它可以支持用戶自研標準TLM模型導入，同時在第三方處理器模型集成、支持PCIe SR-IOV、多線程仿真加速等多個關鍵技術點上可以提供業(yè)界一流的解決方案。我們很高興能夠看到國產(chǎn)自主知識產(chǎn)權的虛擬化仿真方案能支持燧原科技的云端算力產(chǎn)品進一步演進?！?/p>

挺進數(shù)字實現(xiàn)，提升量產(chǎn)競爭力：測試向量自動生成工具

集成電路的測試是整個集成電路設計和生產(chǎn)過程中不可或缺的核心環(huán)節(jié)，高品質(zhì)、低成本的測試是保證芯片質(zhì)量的關鍵。在可測試設計（DFT）中，項目調(diào)試的時間占整個設計驗證周期的50%以上，而高效的測試向量自動生成工具（ATPG）是獲得最優(yōu)測試的必要保證。

合見工軟推出擁有自主知識產(chǎn)權的商用級、高效測試向量自動生成工具UniVista Tespert ATPG，幫助工程師在進行大規(guī)模SoC集成電路設計中實現(xiàn)DFT設計，以降低測試成本，提升芯片質(zhì)量和良率，縮短芯片設計周期，助力集成電路測試快速簽核，目前已經(jīng)實現(xiàn)了在人工智能、數(shù)據(jù)中心、消費類電子等領域的國內(nèi)頭部IC企業(yè)中的成功部署應用。

UniVista Tespert ATPG 創(chuàng)新自研多線程并行引擎，可以利用48線程實現(xiàn)高達29倍的提速，同時配合高效的測試向量生成算法，保證了最終測試向量的有效性和高故障覆蓋率。同時，UniVista Tespert ATPG 支持基于時序邏輯的硬件壓縮，相比于傳統(tǒng)的組合邏輯的壓縮結構，具備更高壓縮比，可以幫助測試工程師解決越來越嚴峻的芯片“大”規(guī)?！吧佟惫苣_帶來的挑戰(zhàn)，大幅的降低測試時間和成本。

客戶評價：

上海富瀚微電子股份有限公司副總經(jīng)理劉文江表示：“UniVista Tespert ATPG工具為我們在芯片可測試設計解決方案上提供了新的選擇。UniVista Tespert ATPG在自動測試向量生成上各項指標和主流EDA廠商相當，部分指標甚至更加出色。如UniVista Tespert ATPG強大的圖形調(diào)試功能，簡潔易用、響應快速、運行穩(wěn)定，大大提升了工程師的工作效率。我們很期待UniVista Tespert ATPG后續(xù)在更多的項目中成功落地?！?/p>

芯機聯(lián)動，賦能復雜系統(tǒng)研發(fā)：新一代電子系統(tǒng)研發(fā)管理平臺

隨著5G、AI、自動駕駛等技術的發(fā)展，電子系統(tǒng)已經(jīng)越來越復雜，研發(fā)過程中的各類型管理問題也日顯突出。其中如何讓設計團隊使用統(tǒng)一、規(guī)范化的資源庫，設計過程中的數(shù)據(jù)如何進行管理和版本控制，設計的階段性成果如何進行評審和問題閉環(huán)，如何快速進行設計規(guī)則的自動化檢查，及時發(fā)現(xiàn)和解決質(zhì)量問題，是目前設計工程師遇到的重點挑戰(zhàn)。

合見工軟推出全新一代UniVista EDMPro電子系統(tǒng)研發(fā)管理平臺。與前一代電子數(shù)據(jù)管理平臺EDMPro相比，本次新一代版本在多個組件上進行了技術創(chuàng)新與迭代，包括新一代EDMPro RMS資源庫管理系統(tǒng)、新一代EDMPro ERS電子設計評審系統(tǒng)以及新一代EDMPro ERC電子設計自動化檢查系統(tǒng)。經(jīng)過多家頭部企業(yè)客戶的應用迭代，新一代工具套件在用戶界面、操作響應、執(zhí)行效率、主流EDA工具的協(xié)同等方面都進行了較大提升。該工具套件現(xiàn)已實現(xiàn)在消費電子、通訊、計算機、航天航空等領域的國內(nèi)頭部企業(yè)中的成功部署應用。

客戶評價：

中興通訊EDA經(jīng)理儲明聚表示：“UniVista EDMPro系列產(chǎn)品在針對目前電子設計管理問題，帶來積極作用，如RMS對資源庫的管理，有助于設計師更方便的選擇需要的器件；ERS目前已經(jīng)使用在一些項目上，問題提取、定位比之前要更加方便，基于線上的問題閉環(huán)管理，可以很直接的了解所有問題狀態(tài)，掌握評審進度；結構化數(shù)據(jù)管理，對后續(xù)改善產(chǎn)品質(zhì)量、提升設計能力都有參考意義。ERC的自動化檢查也將提升我們在檢查規(guī)則檢查的效率，部署UniVista EDMPro平臺，令我們的工程師能更專注在設計、創(chuàng)新上。”

全面服務，EDA+IP：首款自研全國產(chǎn)解決方案

在當今的數(shù)字化、智能化時代，從消費電子到高性能計算、大數(shù)據(jù)處理、人工智能等領域，對數(shù)據(jù)吞吐量、帶寬、延遲、功耗等都有愈來愈嚴苛的要求。而大規(guī)模SoC設計中，架構設計中成熟可靠IP的應用，是目前芯片設計的重要一環(huán)。

合見工軟推出首款自主知識產(chǎn)權的全國產(chǎn)PCIe Gen5完整解決方案——UniVista PCIe Gen5 IP，支持多應用、多模式，擁有優(yōu)秀的商用級高帶寬、高可靠、低延遲、低功耗特性，可更好地解決芯片設計中對IO帶寬的挑戰(zhàn)。UniVista PCIe Gen5 IP解決方案包括合見工軟自主自研的PCIe Gen5 Controller 與合作方的32G Serdes，支持多種配置，可廣泛應用在高性能計算HPC、人工智能AI、存儲Storage、PCIe Switch/Retimer等多類芯片設計中，該IP現(xiàn)已成功應用在客戶芯片中。

UniVista PCIe Gen5 IP解決方案具有最高支持512G帶寬的卓越性能，向下支持PCIe Gen1至Gen4的特性，可幫助芯片設計人員實現(xiàn)高帶寬片間傳輸需求，可選AXI接口和TL FIFO接口，單通道 controller + PHY的功耗小于350mw，提供了可靠、高速、低功耗的高性能解決方案。

客戶評價：

集益威市場和銷售副總裁李防震表示：“多年以來我們與合見工軟旗下的諾芮集成電路建立了良好的合作關系，雙方在眾多領域有深度合作，在以太網(wǎng)相關產(chǎn)品上已經(jīng)合作完成了多個客戶的設計案例，在PCIe的合作上我們也是信心滿滿，期待未來雙方在國產(chǎn)先進IP上實現(xiàn)更多的突破?！?/p>