KWIK電路常見問題解答

—— 15Msps 18位ADC的驅(qū)動(dòng)器設(shè)計(jì)考慮因素

作者：Frances de la Rama 時(shí)間：2023-09-11 來(lái)源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

常見問題解答：為15Msps 18位ADC設(shè)計(jì)輸入驅(qū)動(dòng)器時(shí)應(yīng)該考慮哪些因素

本文引用地址：http://2s4d.com/article/202309/450399.htm

簡(jiǎn)介

ADC驅(qū)動(dòng)器是數(shù)據(jù)采集信號(hào)鏈設(shè)計(jì)的關(guān)鍵構(gòu)建模塊。ADC驅(qū)動(dòng)器用于執(zhí)行許多關(guān)鍵功能，如輸入信號(hào)幅度調(diào)整、單端至差分轉(zhuǎn)換、消除共模偏移，并經(jīng)常用于實(shí)現(xiàn)濾波。本技術(shù)訣竅與綜合知識(shí)(KWIK)電路常見問題解答(FAQ)筆記討論如何從單端輸入信號(hào)產(chǎn)生經(jīng)調(diào)整的差分輸出信號(hào)，并對(duì)信號(hào)進(jìn)行電平轉(zhuǎn)換以確保其滿足ADC滿量程的性能需求。

為了幫助回答這個(gè)常見問題，我們將使用LTC6228（一款低噪聲、低失真、高速軌到軌輸出運(yùn)算放大器）和LTC2387-18 SAR ADC。我們將利用噪聲計(jì)算顯示設(shè)計(jì)對(duì)信號(hào)鏈解決方案的整體SNR性能的影響。

圖1–通過(guò)調(diào)整和電平轉(zhuǎn)換實(shí)現(xiàn)單端至差分轉(zhuǎn)換

設(shè)計(jì)規(guī)格示例

對(duì)于本例，設(shè)計(jì)要求規(guī)格如表1所示，輸入信號(hào)為0V至5V正弦波。此設(shè)計(jì)自始至終將使用圖1所示的ADC驅(qū)動(dòng)器電路。該電路的功能是將單端輸入信號(hào)轉(zhuǎn)換、調(diào)整、移位為適當(dāng)?shù)牟罘州敵鲂盘?hào)，以便它能輕松地與信號(hào)鏈中的下一級(jí)（即ADC）連接。

為了分析圖1所示電路的性能，我們將使用信噪比(SNR)，獲取每一級(jí)的噪聲貢獻(xiàn)并將其用于整體計(jì)算。計(jì)算中使用的LTC2387-18 ADC的SNR和LTC6228的頻譜噪聲密度均來(lái)自相應(yīng)數(shù)據(jù)手冊(cè)中的規(guī)格。

表1 設(shè)計(jì)目標(biāo)主要規(guī)格

請(qǐng)注意，對(duì)于本例，可以忽略1/f噪聲的影響，因?yàn)槟繕?biāo)頻率遠(yuǎn)高于1/f區(qū)域，并且選定的元器件（如圖1所示）經(jīng)過(guò)優(yōu)化可以最大限度地減少噪聲貢獻(xiàn)。

設(shè)計(jì)技巧/注意事項(xiàng)

1.在單電源和雙電源之間進(jìn)行選擇時(shí)，應(yīng)考慮如下一些因素：由于信號(hào)鏈的裕量要求，單電源可能意味著信號(hào)擺幅降低，這可能導(dǎo)致SNR降低；雙電源供電必須產(chǎn)生負(fù)電源軌，增加了復(fù)雜性，但由于可用裕量增加，信號(hào)擺幅可以更高，因此SNR性能高于單電源情況。從表1可以看出，我們使用了+7V/-3V的不對(duì)稱電源，這種電源電壓配置可提供足夠的裕量以確保輸入和輸出范圍得以保持。

2.VBias如圖1所示，此信號(hào)用于將第一級(jí)的輸出信號(hào)電平轉(zhuǎn)換為與ADC輸入匹配所需要的共模電壓電平。從圖1可以看出，這是通過(guò)使用電阻分壓器來(lái)簡(jiǎn)單實(shí)現(xiàn)的，其中基準(zhǔn)電壓Vref用作源。

電容C5用于消除分壓器產(chǎn)生的噪聲。

注意：

● 驅(qū)動(dòng)器網(wǎng)絡(luò)的阻抗應(yīng)等于反饋網(wǎng)絡(luò)的阻抗。這一點(diǎn)在無(wú)法使用內(nèi)部偏置電流抵消功能時(shí)很重要。這種配置將確保由偏置電流引入的額外失調(diào)電壓會(huì)被降低。

● 如果使用內(nèi)部偏置抵消功能，則應(yīng)使用高電阻值，以降低該分壓器網(wǎng)絡(luò)的功耗。

3.為減少失真誤差，RC濾波器應(yīng)使用高質(zhì)量電容（如C0G (NP0)）和電阻。

4.使用大于計(jì)算值的標(biāo)準(zhǔn)電阻值。

5.如果不關(guān)心功耗問題，則兩級(jí)的反饋電阻和增益電阻值可降至301Ω，以提高ADC和驅(qū)動(dòng)器信號(hào)鏈的SNR性能。

設(shè)計(jì)步驟

（討論參考圖1）

● 信號(hào)調(diào)整和電平轉(zhuǎn)換

● 使用轉(zhuǎn)換函數(shù)求解R1

應(yīng)該注意的是，對(duì)于低電阻值，LTC6228的電壓噪聲占主導(dǎo)地位。隨著電阻增加，電阻噪聲開始占主導(dǎo)地位。隨著電阻繼續(xù)增加，電流噪聲占主導(dǎo)地位。

如果選擇R2的電阻值為499Ω，則設(shè)計(jì)的噪聲和功耗可以取得良好的平衡。

求解R1

● 計(jì)算VBias電壓值。這是利用Vi和Vo的共模電壓來(lái)完成的。目標(biāo)是將第一級(jí)放大器的輸出電平轉(zhuǎn)換為2.048V。

V_ocm=2.048V且V_icm=2.5V

然后計(jì)算V_bias，如下所示：

● 計(jì)算比率，確保達(dá)到所需的偏置電壓(Vbias)。假設(shè)R8 = 499Ω可在輸入引腳處實(shí)現(xiàn)平衡阻抗，然后計(jì)算R7。分壓器網(wǎng)絡(luò)的噪聲由C5濾除

● 電路噪聲分析：

● 第一級(jí)輸出 - 電壓噪聲計(jì)算

第一級(jí)輸出端的總電壓噪聲()可使用下式計(jì)算：

其中：

– 運(yùn)算放大器的電壓噪聲，LTC6228為

– 電流噪聲 * 源阻抗引起的噪聲

– 電阻噪聲

計(jì)算第一級(jí)的噪聲增益：

求解電流噪聲引起的電壓噪聲貢獻(xiàn)。根據(jù)LTC6228數(shù)據(jù)手冊(cè)，電流噪聲密度為。

● 第二級(jí)輸出- 電壓噪聲計(jì)算

使用相同的步驟計(jì)算第二級(jí)的總電壓噪聲。

利用公式1和上面計(jì)算的值，第二級(jí)的為：

● 噪聲帶寬計(jì)算

計(jì)算每一級(jí)的有效噪聲帶寬，以將電壓噪聲轉(zhuǎn)換為有效值噪聲。

使用二階濾波器的第一級(jí)有效噪聲帶寬

使用以下公式求解有效噪聲帶寬BWn。這里，k為參考磚墻LPF的校正因子，在本例中它是1.22，n為濾波器的階數(shù)。

第二級(jí)有效噪聲帶寬：三階濾波器

● 噪聲譜密度至有效值噪聲的轉(zhuǎn)換

將各級(jí)的頻譜密度轉(zhuǎn)換為等效有效值噪聲。

求解

● 計(jì)算ADC驅(qū)動(dòng)器總噪聲

計(jì)算ADC驅(qū)動(dòng)器的總差分電壓噪聲。

● ADC噪聲計(jì)算

求解滿量程輸入信號(hào)的ADC電壓噪聲。使用4.096Vp或2.9Vrms，SNRadc = 95.7dB。

● 信號(hào)鏈SNR計(jì)算

根據(jù)計(jì)算出的ADC驅(qū)動(dòng)器和ADC噪聲計(jì)算預(yù)期的SNR性能。

a.滿量程輸入信號(hào)

b. -1.7dBFS輸入信號(hào)：

其中 -1.7dBFS = 2.38VRMS

設(shè)計(jì)仿真

圖1中電路的性能是使用LTSpice仿真工具進(jìn)行仿真的，以確定是否符合主要目標(biāo)規(guī)格。

從仿真試驗(yàn)臺(tái)得到的結(jié)果如圖2-圖6所示

圖2– 輸入信號(hào)調(diào)整

圖3 輸出共模電壓VOCM

圖4 差分輸出

圖5 RMS差分噪聲

圖6.總噪聲，ADC + 驅(qū)動(dòng)器

表2 設(shè)計(jì)目標(biāo)與仿真

參數(shù)	設(shè)計(jì)目標(biāo)	仿真
輸出單端	4.096 Vp	4.085 Vp
輸出共模電壓	2.048 V	2.054 V
差分輸出	8.192 Vp-p	8.189 Vp-p
ADC驅(qū)動(dòng)器噪聲(RMS)	<38.46 μV	22.2 μV
驅(qū)動(dòng)器 + ADC噪聲(RMS)	< 61.3 μV	52.5 μV

測(cè)量結(jié)果

使用LTC6228評(píng)估演示板和LTC2387-18評(píng)估演示板獲取測(cè)量結(jié)果。對(duì)于本例，輸入信號(hào)設(shè)置為-1.7dBFS。此信號(hào)鏈的實(shí)測(cè)SNR為92.13 dB。該結(jié)果比計(jì)算出的SNR (93.1 dB)低大約1 dB。1 dB的差異很可能是由于電路板的寄生效應(yīng)和所用元器件的容差導(dǎo)致的非理想效應(yīng)。為實(shí)現(xiàn)預(yù)期的滿量程SNR，將測(cè)量值增加1.7dB，結(jié)果將達(dá)到93.83dB，高于電路設(shè)計(jì)的目標(biāo)SNR性能。

表3 設(shè)計(jì)目標(biāo)與測(cè)量值