自動駕駛的技術(shù)挑戰(zhàn)為FPGA帶來用武之地

1   自動駕駛的動向及技術(shù)挑戰(zhàn)

在2013年，第1輛自動駕駛車輛就行駛在了混合公共交通車流中；到2019年，美國有29個州通過了允許自動駕駛車輛在混合公共交通車流中行駛的法律。由阿里巴巴（Alibaba）、聯(lián)發(fā)科（MediaTek）和上海汽車（Shanghai Motors）支持的初創(chuàng)公司AutoX于2020年12月在深圳部署了一支由25輛無人駕駛車輛組成的車隊。這標(biāo)志著中國首次部署無人駕駛車輛。在中國，利用遠(yuǎn)程數(shù)據(jù)中心作為安全性后援的文遠(yuǎn)知行（WeRide）和百度（Baidu）之間，以及豐田（Toyota）支持的Pony.ai和滴滴出行之間存在激烈的競爭，后者在車輛中使用人工安全性后援。所有這些公司都在努力參與競爭，以求在全球范圍內(nèi)推廣由智慧城市支持的自動駕駛車輛。

4G蜂窩網(wǎng)絡(luò)技術(shù)難以維持大帶寬、低延遲和高連接數(shù)量，以實現(xiàn)真正的自動駕駛車輛。5G技術(shù)解決了帶寬和延遲挑戰(zhàn)，并提供了高達(dá)10Gbps的傳輸速度，延遲在1~10 ms范圍內(nèi)，每個節(jié)點可支持多達(dá)500個連接。5G技術(shù)是智慧城市和自動駕駛車輛得以廣泛采用的重要支撐。

為了處理自動駕駛車輛生成的大量數(shù)據(jù)，一些技術(shù)也正在不斷發(fā)展。使用移動接入邊緣計算（MEC）平臺的邊緣計算已經(jīng)發(fā)展演進(jìn)了大約十年，并幫助行業(yè)將數(shù)據(jù)中心重新定義為分布式模式。借助邊緣計算和存儲，許多對延遲敏感且需要大量數(shù)據(jù)處理的應(yīng)用，諸如自動駕駛車輛、工業(yè)4.0、遠(yuǎn)程醫(yī)療和流媒體服務(wù)等，都能得到更好的服務(wù)，并且可以實現(xiàn)傳統(tǒng)數(shù)據(jù)中心模型所無法實現(xiàn)的性能水平。在傳統(tǒng)數(shù)據(jù)中心模式中，所有數(shù)據(jù)處理都在集中式的處理內(nèi)核中完成的。

在自動駕駛車輛領(lǐng)域，人工智能（AI）和機(jī)器學(xué)習(xí)（ML）對于加速處理大量數(shù)據(jù)至關(guān)重要，這些數(shù)據(jù)是來自攝像頭、激光雷達(dá)、雷達(dá)、聲學(xué)和許多其他的傳感器。為了滿足個位數(shù)毫秒級的延遲，這些人工智能/機(jī)器學(xué)習(xí)（AI/ML）解決方案部署在邊緣計算基礎(chǔ)設(shè)施和車輛本身中。

在傳統(tǒng)的計算模式中，中央處理器（CPU）執(zhí)行所有的應(yīng)用處理，而大部分網(wǎng)絡(luò)功能和存儲處理無法擴(kuò)展以滿足新的數(shù)據(jù)處理需求。數(shù)據(jù)加速器通常由圖形處理器（GPU）、現(xiàn)場可編程邏輯門陣列（FPGA）或完全定制的專用集成電路（ASIC）實現(xiàn)，可以卸載CPU的工作負(fù)載，并提供更低的系統(tǒng)功耗、成本和延遲。

自動駕駛車輛是一種領(lǐng)先的應(yīng)用，不僅需要這種全新的數(shù)據(jù)中心模型，還需要在數(shù)據(jù)中心、邊緣處理和車輛本身進(jìn)行數(shù)據(jù)加速。FPGA提供了靈活性、性能和低功耗的獨特組合，以適應(yīng)傳感器類型和品牌、傳輸協(xié)議、AI/ML算法、不同的壓縮實現(xiàn)和安全加密模型。與GPU不同，F(xiàn)PGA的運行速度更接近于ASIC的速度。

Achronix產(chǎn)品營銷高級經(jīng)理Tom Spencer

2   Achronix的解決方案

Achronix為計算、網(wǎng)絡(luò)、存儲、工業(yè)和汽車應(yīng)用開發(fā)了基于FPGA的數(shù)據(jù)加速解決方案。與其他FPGA制造商不同，Achronix能夠同時提供獨立的FPGA器件和可授權(quán)的嵌入式FPGA半導(dǎo)體知識產(chǎn)權(quán)（IP）解決方案。除了FPGA器件和eFPGA IP，Achronix還提供基于PCIe的加速卡，可用于開發(fā)、現(xiàn)場試驗或生產(chǎn)使用。采用了臺積電7nm工藝技術(shù)的Speedster7t系列FPGA器件提供業(yè)界最高帶寬的I/O，具有400GbE、PCIe Gen 5和112Gbps SerDes等數(shù)據(jù)接口。

Speedster7t FPGA器件還包括雙存儲接口：標(biāo)準(zhǔn)DDR4和GDDR6；與DDR4相比，GDDR6提供了令人印象深刻的600%速度優(yōu)勢和4Tbps存儲帶寬。如果數(shù)據(jù)無法在FPGA內(nèi)輕松傳輸，那么這些高速接口就沒有多大意義了。為了克服FPGA內(nèi)的數(shù)據(jù)布線瓶頸，Achronix構(gòu)建了一個二維片上網(wǎng)絡(luò)（2D NoC），這是一條專用的高速公路，連接了所有外部I/O、FPGA內(nèi)的硬化功能模塊和FPGA架構(gòu)本身。這個2D NoC具有超過20Tbps的雙向帶寬，遠(yuǎn)遠(yuǎn)超過了I/O、內(nèi)部功能模塊和任何FPGA邏輯的總帶寬。這消除了由于芯片內(nèi)擁塞而導(dǎo)致的延遲問題，并簡化了FPGA設(shè)計。

對于成本和/或功耗敏感的應(yīng)用場景，用戶通常會開發(fā)ASIC。為了滿足成本、功耗和性能目標(biāo)，下一代先進(jìn)駕駛輔助系統(tǒng)（ADAS）現(xiàn)在被設(shè)計為包括定制的ASIC器件，而不是依賴于標(biāo)準(zhǔn)現(xiàn)成組件的組合。然而，隨著ADAS傳感器、算法和原始設(shè)備制造商（OEM）特定要求的快速發(fā)展，開發(fā)固定功能的ASIC是有風(fēng)險的。Achronix的Speedcore eFPGA IP通過在具有其他固定功能的ASIC中提供硬件可編程性來解決這一風(fēng)險。

Speedcore eFPGA IP支持ASIC設(shè)計人員創(chuàng)建適合其特定應(yīng)用的定制FPGA。設(shè)計人員可以定義FPGA邏輯、嵌入式存儲器、數(shù)字信號處理單元（DSP）的合適組合，并將其與2D NoC連接到其他ASIC子系統(tǒng)。與獨立FPGA芯片相比，eFPGA IP可降低高達(dá)90%的成本，從而實現(xiàn)這些成本敏感型的應(yīng)用。Achronix的Speedcore eFPGA技術(shù)已在業(yè)界經(jīng)過驗證，有超過1000萬個器件已投入量產(chǎn)應(yīng)用。