模擬工程—電路設計指導手冊：運算放大器②

目錄

本文引用地址：http://2s4d.com/article/202002/409529.htm

基本電路（√）

緩沖器（跟隨器）電路

反相放大器電路

同相放大器電路

反相求和電路

差分放大器（減法器）電路①

兩級運算放大器儀表放大器電路②

三級運算放大器儀表放大器電路③

積分器電路④

微分器電路⑤

電流感應

跨阻放大器電路

輸出擺幅可至 GND 電路的單電源低側(cè)單向電流檢測解決方案

單電源、低側(cè)、單向電流檢測電路

低側(cè)雙向電流檢測電路

具有瞬態(tài)保護功能的高側(cè)、雙向電流檢測電路

高側(cè)電流檢測電路設計

三十倍頻負載電流感應電路

采用電流輸出電流檢測放大器的高電壓、高側(cè)浮動電流檢測電路

具有集成精密增益電阻器的低漂移低側(cè)雙向電流檢測電路

過流事件檢測電路

信號源

PWM 發(fā)生器電路

可調(diào)節(jié)基準電壓電路

電流源

低電平電壓-電流轉(zhuǎn)換電路

濾波器

交流耦合 (HPF) 反相放大器電路

交流耦合 (HPF) 同相放大器電路

帶通濾波反相衰減器電路

快速趨穩(wěn)、低通濾波電路

低通濾波、反相放大器電路

非線性電路（整流器/鉗位/峰值檢測器）

半波整流器電路

全波整流器電路

單電源、低輸入電壓、全波整流器電路

壓擺率限制器電路

信號調(diào)節(jié)

單端輸入轉(zhuǎn)差分輸出電路

采用反相正基準電壓電路的反相運算放大器

采用反相正基準電壓電路的同相運算放大器

采用同相正基準電壓電路的同相運算放大器

采用同相正基準電壓電路的反相運算放大器

單電源差動輸入至差動輸出交流放大器電路

反相雙電源至單電源放大器電路

雙電源、分立式、可編程增益放大器電路

交流耦合儀表放大器電路

分立式寬帶寬 INA 電路

低噪聲、遠距離 PIR 傳感器調(diào)節(jié)器電路

利用 NTC 電路檢測溫度

利用 PTC 電路檢測溫度

采用全差分放大器的差分輸入至差分輸出電路

使用全差分放大器設計單端輸入至差分輸出電路

比較器

信號與時鐘恢復電路

具有和不具有遲滯的比較器電路

采用比較器的高側(cè)電流檢測電路

高速過流檢測電路

具有遲滯功能的反相比較器電路

低功耗雙向電流檢測電路

具有遲滯功能的同相比較器電路

采用比較器的過壓保護電路

采用集成基準的窗口比較器電路

弛張振蕩器電路

熱敏開關(guān)電路

采用比較器的欠壓保護電路

窗口比較器電路

采用比較器的過零檢測電路

傳感器采集

單電源應變儀橋式放大器電路

光電二極管放大器電路

音頻

同相麥克風前置放大器電路

TIA 麥克風放大器電路

模擬工程師電路設計指導手冊：放大器

編輯者的話：

模擬工程師電路設計指導手冊：放大器可提供放大器子電路設計理念，便于您快速借鑒這些理念來滿足特定系統(tǒng)需求。每 種電路都以“示例定義”的形式呈現(xiàn)。里面包括一些像食譜一樣的分步式說明，并且?guī)в心軒椭倪M電路從而滿足您的設計目標的公式。而且，所有電路都通過 SPICE 仿真的驗證。

差分放大器（減法器）電路

設計說明

該設計輸入 V_i1 和 V_i2 兩個信號并輸出它們的差值（減法）。輸入信號通常來自低阻抗源，因為該電路的輸入阻抗由電阻網(wǎng)絡決定。通常使用差分放大器來放大差分輸入信號并抑制共模電壓。共模電壓是兩個輸入共用的電壓。差分放大器抑制共模信號功能的有效性稱為共模抑制比 (CMRR)。差分放大器的 CMRR 取決于電阻器的容差。

設計說明

1. 在線性運行區(qū)域內(nèi)使用運算放大器。確保運算放大器的輸入不超過器件的共模范圍。通常在 A_OL 測試條 件下指定線性輸出擺幅。

2. 輸入阻抗由輸入電阻網(wǎng)絡決定。確保這些值相對于電源的輸出阻抗而言較大。

3. 使用高值電阻器可能會減小電路的相位裕度并在電路中引入額外的噪聲。

4. 避免將電容負載直接放置在放大器的輸出端，以最大程度地減少穩(wěn)定性問題。

5. 小信號帶寬由噪聲增益（或同相增益）和運算放大器增益帶寬積 (GBP)決定?？梢酝ㄟ^添加與 R₃ 和 R₄并聯(lián)的電容器來完成額外的濾波。如果使用了高值電阻器，那么添加與 R₃ 和 R₄ 并聯(lián)的電容器還將提高 電路的穩(wěn)定性。

6. 大信號性能可能會受到壓擺率的限制。因此，應檢查數(shù)據(jù)表中的最大輸出擺幅與頻率間的關(guān)系圖，以最大程度地減小轉(zhuǎn)換導致的失真。

7. 有關(guān)運算放大器線性運行區(qū)域、穩(wěn)定性、轉(zhuǎn)換導致的失真、電容負載驅(qū)動、驅(qū)動 ADC 和帶寬的更多信息，請參閱設計參考部分。

設計步驟

下面顯示了該電路的完整傳遞函數(shù)。

V_o = V_i1  + V_i2  + V_ref + 

如果 R₁ = R₂ 并且 R₃ = R₄，那么該電路的傳遞函數(shù)可以簡化為以下方程。

V_o = (V_i2 - V_i1)  + V_ref

? 其中增益 G 為 R₃/R₁。

1. 確定 R₁ 和 R₂ 的起始值。R₁ 和 R₂ 相對于源的信號阻抗的大小會影響增益誤差。

R₁=R₂=10 kΩ

2. 計算該電路所需的增益。

G =  = 6.02 dB

3. 計算 R₃ 和 R₄ 的值。

G =   → 2 * R₁ = R₃ = R₄ = 20 Ω

4. 計算滿足最小共模抑制比 (CMRR) 的電阻器容差。對于最?。ㄗ顗那闆r）的 CMRR，α = 4。對于更有可能的 CMRR 值或典型的 CMRR 值，α = 0.33。

CMRR_dB ("*"和“×”表達的意思相同，均為乘號，)

（"≌"意思為全等好，'ε'為希臘字母，為電容率）

ε =  = 0.024 = 0.24% → Use 0.1% resisitors（電阻器）

5. 為了提供快速參考，下表將電阻器容差與最小和典型 CMRR 值進行了比較（假設 G = 1 或 G = 2）。如上所示，當增益增大時，CMRR 也會增大。

設計仿真

直流仿真結(jié)果

CMRR 仿真結(jié)果

設計采用的運算放大器

設計備選運算放大器

修訂歷史記錄