采用28nm FD-SOI技術(shù)的汽車級(jí)微控制器嵌入式PCM宏單元

汽車微控制器正在挑戰(zhàn)嵌入式非易失性存儲(chǔ)器（e-NVM）的極限，主要體現(xiàn)在存儲(chǔ)單元面積、訪問(wèn)時(shí)間和耐熱性能三個(gè)方面。在許多細(xì)分市場(chǎng)（例如：網(wǎng)關(guān)、車身控制器和電池管理單元）上，隨著應(yīng)用復(fù)雜程度提高，存儲(chǔ)單元面積成為決定性挑戰(zhàn)；在汽車動(dòng)力總成(發(fā)動(dòng)機(jī)和變速箱) 控制器和安全應(yīng)用(制動(dòng)系統(tǒng))領(lǐng)域，符合最高165°C的工作溫度范圍至關(guān)重要。最后，優(yōu)化的訪問(wèn)時(shí)間能夠保證系統(tǒng)的整體能效。

FEOL(前工序) e-NVM [1]解決方案能夠在穩(wěn)健可靠的高良率芯片上實(shí)現(xiàn)非常短的隨機(jī)訪問(wèn)時(shí)間（Ta），但是復(fù)雜的數(shù)據(jù)管理是這項(xiàng)技術(shù)的最大短板。該解決方案需要扇區(qū)擦除和重寫過(guò)程，數(shù)據(jù)重新分配和新的代碼執(zhí)行操作也就不可避免。研究人員又提出了幾個(gè)BEOL (后工序) e-NVM解決方案，主要優(yōu)點(diǎn)包括不需要數(shù)據(jù)擦除操作，支持逐位修改數(shù)據(jù)，數(shù)據(jù)重新分配不再是必須的。在BEOL框架中，RRAM解決方案[2]的讀取電流窗口和存儲(chǔ)單元面積兩項(xiàng)參數(shù)更有競(jìng)爭(zhēng)力，但是工作溫度范圍較窄。MRAM存儲(chǔ)器[3]的Ta性能非常有競(jìng)爭(zhēng)力，但是存儲(chǔ)單元面積較大，工作溫度范圍較窄。

本文提出一個(gè)采用28nm FD-SOI CMOS技術(shù)的嵌入式相變存儲(chǔ)器 (PCM)，這個(gè)BEOL e-NVM解決方案在存儲(chǔ)單元面積、訪問(wèn)時(shí)間和溫度范圍三者之間達(dá)到了我們所知的最佳平衡點(diǎn)。本文介紹一個(gè)集成6MB PCM的汽車0級(jí)微控制器芯片，這是一個(gè)穩(wěn)健可靠的嵌入式存儲(chǔ)器解決方案，能夠滿足所有的汽車工業(yè)標(biāo)準(zhǔn)的嚴(yán)格要求。該P(yáng)CM [4]采用的GexSbyTez材料經(jīng)過(guò)優(yōu)化，符合汽車工業(yè)技術(shù)標(biāo)準(zhǔn)的要求(150°C工作溫度，10年數(shù)據(jù)保留期限)。因?yàn)榕c集成存儲(chǔ)元件相關(guān)的工序很少，28nm被認(rèn)為是在FD-SOI CMOS技術(shù)平臺(tái)上充分發(fā)揮PCM優(yōu)勢(shì)的最佳節(jié)點(diǎn)[5]。支持汽車環(huán)境所需的5V接口需要增加額外的工序。FD-SOI技術(shù)讓解決方案具有抑制靜態(tài)泄漏電流的功能。FD-SOI器件的體偏置電壓范圍更廣，可以將晶體管的VT閾值電壓調(diào)到300mV左右，從而顯著降低存儲(chǔ)陣列內(nèi)未選位的漏電流。

為了確保嵌入式存儲(chǔ)器從閃存變成PCM過(guò)程中微控制器應(yīng)用級(jí)兼容性，按照命令用途配置相變存儲(chǔ)器結(jié)構(gòu)，鏡像出與閃存相同的邏輯架構(gòu)，包括一個(gè)等效的閃存擦除操作（即使PCM架構(gòu)不需要），如圖1所示。這個(gè)6 MB的嵌入式代碼存儲(chǔ)器分為三個(gè)2 MB的讀寫同步（RWW）分區(qū)。從芯片上還看到一個(gè)有2個(gè)RWW分區(qū)的256kB的嵌入式非易失性數(shù)據(jù)存儲(chǔ)器。兩個(gè)存儲(chǔ)陣列共用TILE結(jié)構(gòu)。

圖1 ：閃存到PCM邏輯架構(gòu)。PCM IP（本文）的設(shè)計(jì)目的是模擬現(xiàn)有（商品中）e-NVM閃存解決方案功能，并提供軟件兼容性。

因?yàn)榭梢允褂脴?biāo)準(zhǔn)CMOS晶體管和低電壓，PCM使能架構(gòu)取得了很短的訪問(wèn)時(shí)間Ta。微安級(jí)別的PCM存儲(chǔ)單元讀取信號(hào)功耗，結(jié)合高速行解碼器、快速讀出放大器和陣列列泄漏電流抑制電路，可以將訪問(wèn)時(shí)間Ta降到10ns以內(nèi)。選擇器柵極可采用不同的驅(qū)動(dòng)方式（由word line字線驅(qū)動(dòng)器驅(qū)動(dòng)），具體方式取決于在PCM單元上執(zhí)行的操作（讀取或?qū)懭耄?。在讀出時(shí)，word line字線選擇必須快速（納秒級(jí)），只有用薄氧化物晶體管才能實(shí)現(xiàn)這個(gè)速度：選擇器驅(qū)動(dòng)電壓低至0.85V，這還能讓布局變得更緊湊。相狀態(tài)變換需要相對(duì)較高的電壓，所以需要在寫入路徑中用厚氧化物MOS管，從而使行解碼器面積得到優(yōu)化。

由于FD-SOI CMOS技術(shù)擴(kuò)大了正向體偏壓范圍，因此可以在高溫環(huán)境中有效地管理陣列泄漏電流。通過(guò)更大的VT變化范圍，負(fù)電壓動(dòng)態(tài)管理功能使選擇器實(shí)現(xiàn)了驅(qū)動(dòng)能力與能效的平衡，將位線（bitline）泄漏電流降至最低，且不影響讀取電流，同時(shí)還平衡了讀寫性能。穩(wěn)壓器反饋回路的溫度范圍有多個(gè)非線性子范圍，以便在更高溫度下實(shí)現(xiàn)更好的控制效果（圖2）。

圖2：與FDSOI選擇器陣列配對(duì)的讀寫行解碼器; 以體偏壓是溫度范圍的函數(shù)的方式管理列泄漏電流控制策略本解決方案還充分利用了PCM的低壓讀出功能，功耗明顯低于傳統(tǒng)閃存解決方案。在閃存方案中，行列讀操作都需要4-5V的電壓，然而在某些應(yīng)用沒(méi)有這個(gè)電壓，因此還需要額外增加一個(gè)電荷泵，致使讀功耗增加3-6倍。PCM可以使用常規(guī)電壓偏置方法實(shí)現(xiàn)讀取操作，而無(wú)需連接額外的電荷泵。

圖3：差分讀取放大器; PCM訪問(wèn)時(shí)序圖，2個(gè)等待狀態(tài)（WS）

圖3所示是讀出放大器（SA）。位線讀取電壓由NMOS共源共柵晶體管控制：存儲(chǔ)單元讀電流和基準(zhǔn)電流流過(guò)共源共柵，最后注入比較網(wǎng)（refcp1和refcp2）。共源共柵結(jié)構(gòu)支持比較網(wǎng)快速放電。在預(yù)充電階段結(jié)束后，釋放這些比較網(wǎng)，網(wǎng)絡(luò)動(dòng)態(tài)電壓演變被轉(zhuǎn)換為內(nèi)部鎖存器的數(shù)字輸出，用于偏置兩個(gè)PMOS，以產(chǎn)生電源電壓vdif1和vdif2。vdif1和vdif2的壓擺率差用于正確地觸發(fā)鎖存結(jié)構(gòu)，讀取時(shí)序圖如圖4所示。

圖4. 差分讀出放大器區(qū)分PCM陣列內(nèi)容的讀操作時(shí)序圖

圖7是一個(gè)完整的微控制器芯片的顯微照片：包括ADC、振蕩器、PLL、穩(wěn)壓器和SRAM。PCM單元面積為40F2。

圖7.內(nèi)嵌28nm FD-SOI的PCM非易失性存儲(chǔ)器的汽車0級(jí)微控制器芯片的顯微照片。

我們?cè)谠撔酒亩鄠€(gè)樣片上測(cè)量了讀取時(shí)間性能。系統(tǒng)設(shè)置是2個(gè)等待狀態(tài)對(duì)應(yīng)3個(gè)時(shí)鐘周期，其中兩個(gè)時(shí)鐘周期分配給陣列讀取操作，一個(gè)周期分配給數(shù)字處理運(yùn)算，包括ECC。我們使用shmoo技術(shù)在不同的溫度和電壓下測(cè)量系統(tǒng)性能（見圖5），在227MHz主頻運(yùn)行時(shí)， Ta為8.8ns。我們驗(yàn)證了在0.85V至1.05V電壓范圍內(nèi)、-40°C至165°C溫度范圍內(nèi)的讀取能力。

與傳統(tǒng)的FEOL解決方案相比，PCM單個(gè)位可修改特性使字節(jié)/字寫入時(shí)間性能非常出色（30us）。因?yàn)椴辉傩枰脸僮?，PCM寫入時(shí)間大幅降低，寫吞吐量達(dá)到0.83MB/s。PCM可以覆蓋數(shù)據(jù)，引發(fā)業(yè)界對(duì)寫周期概念以及E2仿真算法必要性的重新探討。寫耐久性測(cè)試后的重置和置位分布如圖5所示，從圖中可以看到重置和置位尾部之間寶貴的讀取識(shí)別裕量。在新品和1萬(wàn)次讀寫之間未見性能降低。

圖5. 設(shè)為2個(gè)等待狀態(tài)，測(cè)量在三個(gè)不同溫度下的讀取性能（shmoo圖）。在最差條件下測(cè)量的讀訪問(wèn)時(shí)間8.8ns。 耐久性測(cè)試后，在256KB上的SET和RESET分布情況。1萬(wàn)次讀寫后沒(méi)有觀察到讀取窗口關(guān)閉。

圖6的表格給出了PCM存儲(chǔ)器的主要特性以及與當(dāng)前最先進(jìn)技術(shù)的比較情況。PCM的存儲(chǔ)單元尺寸較小，讀寫性能均衡，具有與方案2和3相同的單個(gè)存儲(chǔ)單元修改功能，但方案2和3不能用于汽車系統(tǒng)。方案1雖然讀寫速度快，但在數(shù)據(jù)修改方面效率較低。本文討論了市場(chǎng)首個(gè)在后工序?qū)崿F(xiàn)嵌入式非易失性存儲(chǔ)器的汽車微控制器，該嵌入式存儲(chǔ)器容量是6MB，采用28nm FDSOI制造技術(shù)，工作溫度范圍-40°C至165°C。該產(chǎn)品是完全模擬傳統(tǒng)e-NVM閃存母產(chǎn)品的相同功能，能夠滿足主要技術(shù)規(guī)格的要求。該解決方案證明，在最惡劣的汽車環(huán)境中，PCM至少可以替代閃存，解決高電壓需求的挑戰(zhàn)，促進(jìn)嵌入式技術(shù)縮小尺寸。

圖6. 汽車級(jí)0微控制器內(nèi)的28nm FD-SOI CMOS嵌入式PCM的主要性能，并與現(xiàn)有技術(shù)的對(duì)比情況。

參考文獻(xiàn)

[1]Y. Taito, et al., A 28nm Embedded SG-MONOS Flash Macro for Automotive Achieving 200MHz Read Operation and 2.0MB/s Write Throughput at Tj of 170°C, ISSCC, pp. 132-133, 2015

[2]C.-C. Chou, et al., An N40 256Kx44 Embedded RRAM Macro with SL-Precharge SA and Low-Voltage Current Limiter to Improve Read and Write Performance, ISSCC, pp. 478-479, 2018.

[3]Q. Dong, et al., A 1Mb 28nm STT-MRAM with 2.8ns Read access time at 1.2V VDD Using Single-Cap Offset-Cancelled Sense Amplifier and In-Situ Self-Write-Termination, ISSCC, pp. 480-481, 2018.

[4]P. Zuliani et al., Overcoming Temperature Limitations in Phase Change Memories with Optimized GexSbyTez, IEEE Transactions on Electron Devices, Vol. 60, No. 12, December 2013

[5]hidden reference