LDO基礎知識：噪聲 - 第2部分

　　在我的上一篇博文LDO基礎知識：噪聲 – 第1部分中，我探討了如何減少輸出噪聲和控制壓擺率，方法是為參考電壓(CNR/SS)并聯一個電容器。在本篇博文中，我將討論降低輸出噪聲的另一種方法：使用前饋電容(CFF)。

　　什么是前饋電容?

　　前饋電容是一個可選的頂容器，與電阻分壓器的上半部電阻并聯，如圖 1 所示。

　　圖 1：使用前饋電容的NMOS低壓差穩(wěn)壓器(LDO)

　　與降噪電容(CNR/SS)相似，添加前饋電容具有多種效果。最主要的是降噪，還包括改進穩(wěn)定性、負荷響應和電源抑制比(PSRR)。(應用報告“使用前饋電容的低壓差穩(wěn)壓器的優(yōu)缺點,”詳盡討論了這些益處。)值得注意的是只有使用可調節(jié)LDO時才能使用前饋電容，因為此時電阻網絡在外部。

　　降噪

　　LDO進行調節(jié)時會使用誤差放大器，而誤差放大器會使用電阻網絡(R1和R2)來提高參考電壓的增益，從而驅動FET的柵極，這與同相放大器非常相似。參考的直流電壓將增加???倍。不過，考慮到誤差放大器的帶寬，您還可以寄望于參考電壓某些交流元件的放大功能。

　　通過為電阻分壓器上半部分電阻并聯電容器，您就針對特定頻率范圍引入了一個分流器。換言之，您使該頻率范圍內的交流元件貢獻于單位增益，此時R1模擬短路的情況。(請牢記所用電容器的阻抗屬性，以便確定該頻率范圍。)

　　如圖 2 所示，您可以看到使用不同CFF值時，TPS7A91的噪聲下降效果。

　　圖 2：TPS7A91噪聲 vs. 頻率和CFF值

　　通過為電阻分壓器上半部分電阻并聯一個100nF電容器，可將噪聲從9μVRMS降至4.9μVRMS.

　　改進穩(wěn)定性和瞬態(tài)響應

　　添加一個CFF還為LDO反饋環(huán)路引入了零點(ZFF)和極點(PFF)，它們的計算見等式 1 和 2：

　　ZFF = 1 / (2 x π x R1 x CFF) (1)

　　PFF = 1 / (2 x π x R1 // R2 x CFF) (2)

　　在達到發(fā)生單位增益的頻率之前就形成零點，可以改善相位裕度，如圖 3 所示。

　　圖 3：僅使用前饋補償的典型LDO的增益/相位圖

　　您可以看到如果沒有ZFF，單位增益的發(fā)生大約將提前約200kHz。通過添加零點，單位增益頻率向右移動了一點(~300kHz)，但是相位裕度也增加了。由于PFF位于單位增益頻率的右側，所以它對于相位裕度的影響也最小。

　　在改進LDO的負荷瞬態(tài)響應后，將看到相位裕度的明顯增加。在相位裕度增加后，LDO輸出將減少振鈴并更快速穩(wěn)定。

　　改善PSRR

　　取決于零點和極點的設置，您還可以巧妙減少增益漂移。圖 3 顯示了零點對從100kHz開始的增益下降的影響。通過提高頻段內的增益，您還將改進該頻段的環(huán)路響應。這會改善該特定頻率范圍的PSRR。參見圖4。

　　圖 4：TPS7A8300 PSRR vs. 頻率和CFF值

　　如圖所示，增加CFF電容值，會將零點推向左側。催生較低頻率范圍內產生更佳的環(huán)路響應和相應PSRR。

　　當然，您必須選擇CFF值和適當添加零點ZFF和極點PFF，這樣才不會造成不穩(wěn)定。遵守上面這個數據表給出的CFF限值，即可防止不穩(wěn)定情況的出現。大電容值CFF會造成前述應用報告介紹的其他問題。

　　表 1 列出了有關CNR和CFF如何影響噪聲的經驗法則。

　　表 1：CNR和CFF vs 頻率

　　結論

　　正如本文論述的那樣，添加一個前饋電容可降噪，改進穩(wěn)定性、負荷響應和PSRR。當然，您必須仔細選擇電容器才能維持穩(wěn)定性。如果采用降噪電容器，交流性能將獲得大幅改善。這些是您需要牢記以便優(yōu)化電源的幾個方法。

　　其他資源：

　　· 詳細閱讀LDO基礎知識博文。

　　· 閱讀應用指南：詳細檢測LDO噪聲。

　　· 查閱低壓差穩(wěn)壓器選擇指南。

　　· 閱讀電子書LDO基礎知識。