一種用于計(jì)算機(jī)無(wú)線電接收機(jī)中的超寬帶LNA設(shè)計(jì)

作者 / 曾淥麟 陳汶濱 西南石油大學(xué)計(jì)算機(jī)科學(xué)學(xué)院(四川 成都 610500)

　　曾淥麟，男，漢族，1993年09月生，四川宜賓人，碩士生，研究方向：計(jì)算機(jī)無(wú)線收發(fā)前端硬件電路設(shè)計(jì)

摘要：本文提出了一種無(wú)電感單端轉(zhuǎn)差分寬帶低噪聲放大器LNA，該電路包含有三個(gè)反相器結(jié)構(gòu)的增益級(jí)，并且嵌有本地反饋電阻以實(shí)現(xiàn)寬帶輸入阻抗匹配的目的。而且，在第三級(jí)電路中，在電流偏置晶體管旁邊并聯(lián)一個(gè)電容，以改善電路增益以及差分信號(hào)的相位?；赥SMC 0.13 μm CMOS工藝進(jìn)行設(shè)計(jì)，該寬帶LNA在0 GHz～1.4 GHZ的頻段內(nèi)，取得了17.4 dB的最大增益，-5.3 dBm的最小輸入三階交調(diào)截止點(diǎn)IIP3，1.2 dB的最小噪聲系數(shù)。該電路在1.3 V電壓供電下，僅消耗了10.8 mW的功耗。

0 引言

　　隨著計(jì)算機(jī)以及960 MHz超寬帶接收機(jī)系統(tǒng)的快速發(fā)展，并且為了降低芯片面積以及電路的復(fù)雜度，超寬帶低噪聲放大器LNA得到了迅猛發(fā)展。傳統(tǒng)的無(wú)電感寬帶LNA電路，例如并聯(lián)反饋結(jié)構(gòu)和共柵晶體管結(jié)構(gòu)，并不能同時(shí)實(shí)現(xiàn)寬帶輸入匹配網(wǎng)絡(luò)以及噪聲系數(shù)的最優(yōu)化[3-4]?；诠材Ｔ肼曇种埔约皟?yōu)良的奇次諧波非線性特性的優(yōu)點(diǎn)，差分結(jié)構(gòu)得到了越來(lái)越廣泛的關(guān)注，然而，LNA的前級(jí)模塊天線確實(shí)單端結(jié)構(gòu)，為了發(fā)揮差分電路結(jié)構(gòu)的優(yōu)越性，可以采用巴倫電路，但是巴倫的芯片面積過(guò)大，為了取代巴倫，出現(xiàn)了一種單端轉(zhuǎn)差分(S2D)寬帶LNA結(jié)構(gòu)^[5]，圖1所示即為傳統(tǒng)的S2D LNA結(jié)構(gòu)，電路由共源晶體管級(jí)和共柵晶體管級(jí)相級(jí)聯(lián)構(gòu)成，共柵晶體管級(jí)為電路提供寬帶輸入匹配網(wǎng)絡(luò)。雖然共柵晶體管級(jí)引起的熱噪聲被差分輸出結(jié)構(gòu)所抑制^[6]，但是由電流源或偏置電阻組成的偏置電路IB會(huì)引起較大的噪聲，假如采用有源器件代替，則可能會(huì)由于工藝波動(dòng)問(wèn)題導(dǎo)致偏置點(diǎn)的漂移。為了克服以上問(wèn)題，本文提出了一款新穎的S2D寬帶LNA電路，該電路可以同時(shí)實(shí)現(xiàn)高增益、低噪聲以及寬帶輸入匹配網(wǎng)絡(luò)等優(yōu)良性能，并且在沒(méi)有引入電感的前提下，提供差分信號(hào)的輸出。

1 提出的LNA電路

　　傳統(tǒng)的并聯(lián)反饋放大器電路如圖2所示，該電路可以同時(shí)實(shí)現(xiàn)自偏置和輸入阻抗匹配的目的。輸入阻抗Rin可表示為：

　　其中，γ為MOS晶體管體效應(yīng)系數(shù)，雖然，相比較無(wú)反饋結(jié)構(gòu)的LNA而言，噪聲系數(shù)有所改善，但是并不能同時(shí)實(shí)現(xiàn)輸入阻抗匹配、增益以及噪聲系數(shù)的最優(yōu)化。

　　為了實(shí)現(xiàn)LNA性能的最優(yōu)化，本文提出了一種新穎的S2D LNA電路結(jié)構(gòu)，如圖3所示，該電路包含有三個(gè)反相器結(jié)構(gòu)的放大器電路，在后兩級(jí)電路中，引入了本地反饋電阻R_F1和R_F2，目的是為了實(shí)現(xiàn)電路的自偏置，穩(wěn)定直流偏置點(diǎn)。第一級(jí)電路引入了反饋網(wǎng)絡(luò)，該反饋網(wǎng)絡(luò)由R_B1、R_B2、R_B和差分放大器組成，反饋網(wǎng)絡(luò)的引入防止了由工藝波動(dòng)所導(dǎo)致的輸出偏置點(diǎn)的漂移。電容C_IS用于隔離晶體管M_P1和M_N1的柵極偏置，優(yōu)化電路偏置點(diǎn)^[7]。

　　為了達(dá)到電路的高增益目標(biāo)，圖3所示電路的前兩級(jí)需要提供足夠的開(kāi)環(huán)增益，第一級(jí)電路晶體管采用較大的尺寸，以提供較高的電路增益，并抑制后級(jí)電路的噪聲反饋，第二級(jí)電路晶體管采用相對(duì)較小的尺寸，抑制由前級(jí)電路所導(dǎo)致的帶寬減少問(wèn)題，第三級(jí)電路起到緩沖級(jí)的作用，用以隔離下級(jí)模塊對(duì)其的影響。

　　電容C_S3并聯(lián)晶體管M_S3，組成RC退化網(wǎng)絡(luò)，以改善電路增益以及差分信號(hào)的相位，退化網(wǎng)絡(luò)的電阻Z_S=r_oS3+1/sC_S3，通過(guò)對(duì)晶體管M_S3和電容C_S3參數(shù)的合理選擇，退化網(wǎng)絡(luò)可為電路提供額外的增益和合適的相位延遲，并且差分結(jié)構(gòu)的輸出極大地改善了奇次諧波的非線性特性。每一級(jí)的電壓增益A₁、A₂、A₃和總體電壓增益A_V可表示為：

　　因?yàn)長(zhǎng)NA的輸入阻抗可由第二級(jí)電壓增益A2進(jìn)行調(diào)節(jié)，而噪聲系數(shù)NF獨(dú)立于A2，因而本文所提出的電路可通過(guò)第二級(jí)電路的調(diào)節(jié)，同時(shí)實(shí)現(xiàn)輸入阻抗匹配和噪聲系數(shù)的最優(yōu)化。

2 仿真結(jié)果與分析

　　基于TSMC 0.13 μm CMOS工藝，采用Cadence軟件，對(duì)本文提出的LNA進(jìn)行電路設(shè)計(jì)并進(jìn)行版圖繪畫(huà)，圖4即為本文所提出的LNA電路版圖，后仿真結(jié)果表明，電路在1.3 V電壓供電下，消耗了10.8 mW的功耗。圖5所示給出了仿真得到的S₁₁和S₂₂的結(jié)果，可見(jiàn)在整個(gè)頻段內(nèi)，輸入反射系數(shù)S₁₁均低于-17.5 dB，輸出反射系數(shù)S₂₂均低于-10 dB，取得了較好的輸入輸出匹配結(jié)果。

　　圖6所示為S₂₁和S₁₂的仿真結(jié)果，由圖可見(jiàn)增益S₂₁取得了最大值為17.4 dB的數(shù)值，并且在整個(gè)頻段內(nèi)增益都大于12.5 dB，取得了較高的增益，隔離度S₁₂在整個(gè)仿真頻段內(nèi)，均低于-25 dB，可以有效地隔離后級(jí)電路對(duì)于LNA性能的影響。

　　圖7所示為噪聲系數(shù)NF的仿真結(jié)果，取得了最低值僅為1.2 dB的優(yōu)良結(jié)果，在整個(gè)頻段內(nèi)的噪聲系數(shù)也沒(méi)有達(dá)到3 dB。

　　圖8給出了輸入三階交調(diào)截止點(diǎn)IIP₃隨著頻段變化的仿真結(jié)果，在整個(gè)頻段內(nèi)，IIP₃優(yōu)于-6 dBm，并且取得了-0.78 dBm的最優(yōu)值，IIP₃可以通過(guò)優(yōu)化電路的偏置，進(jìn)一步得到改善，為了更好地驗(yàn)證該LNA的寬帶特性，分別采用10 MHz、25 MHz和50 MHz頻率間隔的雙音測(cè)試法對(duì)IIP₃進(jìn)行仿真，IIP₃的值隨著頻率間隔的改變并沒(méi)有發(fā)生明顯的變化。

　　表1所示給出了本文設(shè)計(jì)的LNA與以往文獻(xiàn)設(shè)計(jì)的寬帶LNA的對(duì)比數(shù)據(jù)^[8-9]，相比較于文獻(xiàn)[8]而言，本文的功耗僅消耗了不到其三分之一，雖然增益略低了2.1 dB，但是噪聲系數(shù)和IIP₃遠(yuǎn)優(yōu)于其結(jié)果，而對(duì)比于文獻(xiàn)[9]，雖然本文電路功耗略大，但是噪聲系數(shù)和IIP₃較優(yōu)，整體來(lái)看，本文設(shè)計(jì)的LNA取得了更優(yōu)的頻率范圍和更低的噪聲系數(shù)、IIP₃和功耗。

3 結(jié)論

　　本文提出了一款應(yīng)用于計(jì)算機(jī)無(wú)線電接收機(jī)中的無(wú)電感寬帶S2D LNA電路，該電路包含有三個(gè)反相器結(jié)構(gòu)的增益級(jí)，并且嵌有本地反饋電阻以實(shí)現(xiàn)寬帶輸入阻抗匹配的目的。在后兩級(jí)電路中，引入了本地反饋電阻，以實(shí)現(xiàn)電路的自偏置，穩(wěn)定直流偏置點(diǎn)。而且，在第三級(jí)電路中，在電流偏置晶體管旁邊并聯(lián)一個(gè)電容，以改善電路增益以及差分信號(hào)的相位，基于TSMC 0.13 μm CMOS工藝對(duì)該LNA進(jìn)行仿真設(shè)計(jì)，仿真得到所提出的LNA取得了17.4 dB的最大增益，輸入反射系數(shù)S11在很寬的頻段內(nèi)均低于-17.5 dB，噪聲系數(shù)達(dá)到了1.2 dB的最小值，并且電路在1.3 V電壓供電下，僅消耗了10.8 mW的功耗。

　　參考文獻(xiàn)：

　　[1]Guo B Q, Chen J, Li L, et al. A Wideband Noise-Canceling CMOS LNA With Enhanced Linearity by Using Complementary nMOS and pMOS Configurations [J]. IEEE Journal of Solid-State Circuits, 2017, 52(5): 1331–1344.

　　[2]Nikandish G, Yousefi A, Kalantari M. A Broadband Multistage LNA With Bandwidth and Linearity Enhancement [J]. IEEE Microwave and Wireless Components Letters, 2016, 26(10): 834–836.

　　[3]Wang S B T, Niknejad A M, Brodersen R W Desgin of a sub-mW 960 MHz UWB CMOS LNA [J]. IEEE J. Solid-State Circuits, 2006, 41(11): 2449–2456.

　　[4]Huang G, Kim S K, Kim B S. A wideband LNA with active balun for DVB-T application [J]. IEEE J. Solid-State Circuits, 2016, 51(2): 421–424.

　　[5]Blaakmeer S C, Klumperink A M, Leenaerts M W, et al. Wideband balun-LNA with simultaneous output balancing, noise-canceling and distortion-canceling [J]. IEEE J. Solid-State Circuits, 2008, 43(6): 1341–1350.

　　[6]Bruccoleri F, Klumperink E A M, Nauta B. Wide-band CMOS low-noise amplifier exploiting thermal noise canceling [J]. IEEE J. SolidState Circuits, 2004, 39(2): pp. 275–282.

　　[7]Karanicolas A N. A 2.7-V 900 MHz CMOS LNA and mixer [J]. IEEE J. Solid-State Circuits, 1996, 31(12): 1939–1944.

　　[8]Im D, Nam I, Lee K. A CMOS active feedback balun-LNA with high IIP2 for wideband digital TV receivers [J]. IEEE Trans. Microw. Theory Tech., 2010, 58(12): 3566–3579.

　　[9]Manstretta D. A broadband low-noise single-ended input differential output amplifier with IM2 cancelling [C]. IEEE RFIC, 2008: 79–82.

　　本文來(lái)源于《電子產(chǎn)品世界》2018年第10期第61頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。