一種高精度帶隙基準(zhǔn)電壓源電路設(shè)計(jì)

摘要：針對(duì)傳統(tǒng)CMOS帶隙電壓基準(zhǔn)源電路電源電壓較高，基準(zhǔn)電壓輸出范圍有限等問題，通過增加啟動(dòng)電路，并采用共源共柵結(jié)構(gòu)的PTAT電流產(chǎn)生電路，設(shè)計(jì)了一種高精度、低溫漂、與電源無關(guān)的具有穩(wěn)定電壓輸出特性的帶隙電壓源。基于0.5μm高壓BiCMOS工藝對(duì)電路進(jìn)行了仿真，結(jié)果表明，在-40%℃～85℃范圍內(nèi)，該帶隙基準(zhǔn)電路的溫度系數(shù)為7ppm/℃，室溫下的帶隙基準(zhǔn)電壓為1.215 V。

基準(zhǔn)電壓源廣泛應(yīng)用于A/D、D/A轉(zhuǎn)換器、開關(guān)電源以及各種通信電路，它的電源噪聲抑制能力與穩(wěn)定的溫度特性是影響A/D，D/A速度與精度的重要因素，甚至影響整個(gè)系統(tǒng)的性能，良好的基準(zhǔn)電壓源設(shè)計(jì)才能滿足需要。帶隙電壓基準(zhǔn)(BGR)技術(shù)日趨成熟，具有較高精度，較低功耗的BGR在電路中被廣泛應(yīng)用。

利用雙極型晶體管的基區(qū)-發(fā)射區(qū)電壓差△VBE在不同電流密度偏置下具有正溫度系數(shù)，而其本身的基區(qū)-發(fā)射區(qū)電壓VBE具有負(fù)溫度系數(shù)，這兩個(gè)電壓線性疊加，得到較合適的近似零溫度系數(shù)的基準(zhǔn)電壓源。該帶隙基準(zhǔn)電壓源電路增加了啟動(dòng)電路和PTAT電流產(chǎn)生電路，其中PTAT電流產(chǎn)生電路是該基準(zhǔn)源的核心，通過對(duì)電路的分析與研究，給出了基于0.5μm高壓BiCMOS工藝下的帶隙基準(zhǔn)電壓源的設(shè)計(jì)和仿真結(jié)果。

1 傳統(tǒng)的帶隙電壓基準(zhǔn)源

傳統(tǒng)的帶隙電壓基準(zhǔn)源原理圖與電路結(jié)構(gòu)如圖1所示。

圖1(a)中，以VBE(on)和VT為基準(zhǔn)的偏置源會(huì)有相反的TCF，輸出電流可能以VBE(on)和VT的某種復(fù)合電壓作為基準(zhǔn)源，如果復(fù)合方式得當(dāng)，可使輸出溫度系數(shù)為零，該電路輸出電壓為：

VOUT=VBE(on)+MVT (1)

通過確定VBE(on)的溫度系數(shù)，使輸出電壓與溫度無關(guān)，即從而確定要求的M值。

對(duì)于圖1(b)，已知兩個(gè)雙極晶體管工作在不相等的電流密度下，它們的基極-發(fā)射極電壓的差值與絕對(duì)溫度成正比。在圖1中，如果MP1，MP2是同樣的晶體管(IS1=IS2)，且偏置的集電極電流分別為nI0和I0，忽略它們的基極電流，那么

△VBE=VBE1-VBE2=VTlnIo/Is1-VTlnIo/IS2=VTlnn (3)

雙極晶體管的偏置電流實(shí)際上是與絕對(duì)溫度成正比(PTAT)的，假設(shè)MP1與MP2為相同的管子，要使ID1=ID2，電路必須保證VX=VY。所以，ID1=ID2=(VTlnn)/R，結(jié)果，使ID3產(chǎn)生同樣的特性，并將PTAT電壓ID3R2加到基極-發(fā)射極電壓上，因此輸出電壓為

只要保證(4)式中兩項(xiàng)和是零，VBE3的值以及Q3尺寸的選擇都有幾分任意。實(shí)際上，由于晶體管之間的不匹配，以及R1的溫度系數(shù)，ID5的變化會(huì)偏離理想的等式，給輸出電壓Vref帶來誤差。傳統(tǒng)電路還存在電源電壓較高，基準(zhǔn)電壓輸出范圍有限等問題，因此需要不斷的改進(jìn)與提高。

2 帶隙基準(zhǔn)電壓源電路設(shè)計(jì)

基于0.5μm高壓BiCMOS工藝下的帶隙基準(zhǔn)電壓源電路如圖2所示，電路由啟動(dòng)電路和帶隙基準(zhǔn)電壓產(chǎn)生電路兩大部分組成。

在與電源無關(guān)的偏置電路中，重要的問題是“簡(jiǎn)并”偏置點(diǎn)的存在，使電路有兩種可能的狀態(tài)：一種是工作狀態(tài)，另一種是電路中沒有電流流過，這是所不希望的狀態(tài)。增加啟動(dòng)電路，使該電路在電源上電時(shí)，能驅(qū)使電路擺脫簡(jiǎn)并偏置點(diǎn)，正常啟動(dòng)并穩(wěn)定工作。圖2中左半部分即為該帶隙基準(zhǔn)電壓源的啟動(dòng)電路部分，主要由R1、R2、MP1、HAP1和HAP2構(gòu)成，其中HAP1與HAP2為高壓非對(duì)稱PMOS管，HAP1與HAP2構(gòu)成電流鏡，由于兩者尺寸相同，HAP2的漏極電流與HAP1的漏極電流相等。當(dāng)電路未進(jìn)入工作狀態(tài)時(shí)，HAP1與HAP2導(dǎo)通處于開啟狀態(tài)，通過增加VDD端電壓，使得R1上壓降逐漸增大，因此通過R1的電流增加;由于HAP1與HAP2構(gòu)成的電流鏡的作用，通過R2的電流與R1上的電流相同，所以R2上電流也隨著VDD端電壓上升而升高，R2兩端的電壓也隨之升高;當(dāng)VDD增加到一定程度后，R1遠(yuǎn)離地端的電勢(shì)將逐漸升高到該工藝下高壓非對(duì)稱PMOS管的截止電壓，并保持穩(wěn)定，此時(shí)R1上的電流也趨于穩(wěn)定，R2上電流也將趨于穩(wěn)定，在R2遠(yuǎn)離HAP2端將得到一個(gè)較穩(wěn)定的開啟電壓，經(jīng)計(jì)算并仿真測(cè)得這個(gè)電壓為5.92 V。

對(duì)于電壓產(chǎn)生電路，PTAT電流產(chǎn)生電路是該電路的核心部分，應(yīng)用了BCD工藝下的PNP管。主要由MP2、MP3、HSP3、HSP4、HSN1、HSN2、MN1、MN2、R3、Q1、Q2構(gòu)成。其中MP2、MP3、HSP3、HSP4、HSN1、HSN2、MN1、MN2、R3構(gòu)成與電源無關(guān)的偏置，Q1、Q2產(chǎn)生與溫度無關(guān)的基準(zhǔn)。

在偏置電流電路中，IREF通過某種方式由Iout得到，如果Iout最終與VDD無關(guān)，那么IREF則不受VDD影響，即與電源無關(guān)。當(dāng)忽略MOS管溝道長(zhǎng)度調(diào)制效應(yīng)時(shí)，有Iout=KIREF，因?yàn)槊總€(gè)以二極管方式連接的器件都是由電流源驅(qū)動(dòng)的，所以IREF近似的與電源無關(guān)。圖2中MP3、HSP4 HSN2、MN2的寬長(zhǎng)比分別是MP2、HSP3、HSN1、MN1的二倍，其中MP2、MP3、HSP3、HSP4與HSN1、HSN2、MN1、MN2分別構(gòu)成共源共柵電流鏡，生成與電源無關(guān)的電流偏置，影響電流精度的關(guān)鍵因素就是漏-源電壓，漏-源電壓的變化會(huì)嚴(yán)重影響漏極電流的匹配。對(duì)于普通電流鏡電路，因它們的漏一源電壓不同，從而失配與溝道調(diào)制效應(yīng)會(huì)造成組成電流鏡的兩個(gè)晶體管的柵-源電壓有差異，從而導(dǎo)致輸出電流發(fā)生很大變化。采用共源共柵電流源結(jié)構(gòu)的電路，優(yōu)點(diǎn)在于它會(huì)有一個(gè)很大的輸出電阻，這在鏡像電流源中非常重要，能夠提高輸出基準(zhǔn)電壓的穩(wěn)定性，此外該結(jié)構(gòu)能夠減小溝道調(diào)制效應(yīng)的影響，能夠改善電源抑制和初始精度等電路的重要性能。圖2中經(jīng)過MP4，與HSP5最后從HSN3中流出的電流和VT有關(guān)，所以電阻R4的壓降也與VT有關(guān)，在做仿真的過程中，通過對(duì)R4的阻值優(yōu)化，最后選擇合適的電阻值使VOUT輸出帶隙電壓。