新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 這些關(guān)于STM32 DMA的使用,你都知道嗎?

這些關(guān)于STM32 DMA的使用,你都知道嗎?

作者: 時間:2018-02-11 來源:網(wǎng)絡(luò) 收藏

  1.使用范圍:

本文引用地址:http://2s4d.com/article/201802/375713.htm

  (直接存儲器存取)提供在外設(shè)與存儲器之間或者存儲器和存儲器之間的高速數(shù)據(jù)傳輸使用。注意這里的外設(shè)指的是32的外設(shè),比如spi、usart、iic、adc等基于APB1 、APB2或AHB時鐘的外設(shè),而這里的存儲器包括32自身的閃存(flash)或者內(nèi)存(SRAM)以及外設(shè)的存儲設(shè)備都可以作為訪問的源或者目的。注意外部存儲設(shè)備其自身在這就是外設(shè)了,配置時屬于外設(shè),不要與配置寄存器的存儲設(shè)備混淆

  2.以目前嵌入式為例,和CPU兩者怎么實現(xiàn)分時使用內(nèi)存:

  通常采用以下三種方法:

  (1)停止CPU訪內(nèi)存;

  (2)周期挪用;

  (3)與CPU交替訪問內(nèi)存。

  停止CPU訪問內(nèi)存

  當(dāng)外圍設(shè)備要求傳送一批數(shù)據(jù)時,由DMA控制器發(fā)一個停止信號給CPU,要求CPU放棄對地址總線、數(shù)據(jù)總線和有關(guān)控制總線的使用權(quán).DMA控制器獲得總線控制權(quán)以后,開始進(jìn)行數(shù)據(jù)傳送.在一批數(shù)據(jù)傳送完畢后,DMA控制器通知CPU可以使用內(nèi)存,并把總線控制權(quán)交還給CPU.圖(a)是這種傳送方式的時間圖.很顯然,在這種DMA傳送過程中,CPU基本處于不工作狀態(tài)或者說保持狀態(tài)。



  優(yōu)點: 控制簡單,它適用于數(shù)據(jù)傳輸率很高的設(shè)備進(jìn)行成組傳送。

  缺點: 在DMA控制器訪內(nèi)階段,內(nèi)存的效能沒有充分發(fā)揮,相當(dāng)一部分內(nèi)存工作周期是空閑的。這是因為,外圍設(shè)備傳送兩個數(shù)據(jù)之間的間隔一般總是大于內(nèi)存存儲周期,即使高速I/O設(shè)備也是如此。例如,軟盤讀出一個8位二進(jìn)制數(shù)大約需要32us,而半導(dǎo)體內(nèi)存的存儲周期小于0.5us,因此許多空閑的存儲周期不能被CPU利用。

  周期挪用

  當(dāng)I/O設(shè)備沒有DMA請求時,CPU按程序要求訪問內(nèi)存;一旦I/O設(shè)備有DMA請求,則由I/O設(shè)備挪用一個或幾個內(nèi)存周期。

  這種傳送方式的時間圖如下圖(b):



  I/O設(shè)備要求DMA傳送時可能遇到兩種情況:

  (1)此時CPU不需要訪內(nèi),如CPU正在執(zhí)行乘法指令。由于乘法指令執(zhí)行時間較長,此時I/O訪內(nèi)與CPU訪內(nèi)沒有沖突,即I/O設(shè)備挪用一二個內(nèi)存周期對CPU執(zhí)行程序沒有任何影響。

  (2)I/O設(shè)備要求訪內(nèi)時CPU也要求訪內(nèi),這就產(chǎn)生了訪內(nèi)沖突,在這種情況下I/O設(shè)備訪內(nèi)優(yōu)先,因為I/O訪內(nèi)有時間要求,前一個I/O數(shù)據(jù)必須在下一個訪問請求到來之前存取完畢。顯然,在這種情況下I/O 設(shè)備挪用一二個內(nèi)存周期,意味著CPU延緩了對指令的執(zhí)行,或者更明確地說,在CPU執(zhí)行訪內(nèi)指令的過程中插入DMA請求,挪用了一二個內(nèi)存周期。與停止CPU訪內(nèi)的DMA方法比較,周期挪用的方法既實現(xiàn)了I/O傳送,又較好地發(fā)揮了內(nèi)存和CPU的效率,是一種廣泛采用的方法。但是I/O設(shè)備每一次周期挪用都有申請總線控制權(quán)、建立線控制權(quán)和歸還總線控制權(quán)的過程,所以傳送一個字對內(nèi)存來說要占用一個周期,但對DMA控制器來說一般要2—5個內(nèi)存周期(視邏輯線路的延遲而定)。因此,周期挪用的方法適用于I/O設(shè)備讀寫周期大于內(nèi)存存儲周期的情況。

  DMA與CPU交替訪問內(nèi)存

  如果CPU的工作周期比內(nèi)存存取周期長很多,此時采用交替訪內(nèi)的方法可以使DMA傳送和CPU同時發(fā)揮最高的效率。

  這種傳送方式的時間圖如下



  此圖是DMA與CPU交替訪內(nèi)的詳細(xì)時間圖.假設(shè)CPU工作周期為1.2us,內(nèi)存存取周期小于0.6us,那么一個CPU周期可分為C1和C2兩個分周期,其中C1專供DMA控制器訪內(nèi),C2專供CPU訪內(nèi)。

  這種方式不需要總線使用權(quán)的申請、建立和歸還過程,總線使用權(quán)是通過C1和C2分時制的。CPU和DMA控制器各自有自己的訪內(nèi)地址寄存器、數(shù)據(jù)寄存器和讀/寫信號等控制寄存器。在C1周期中,如果DMA控制器有訪內(nèi)請求,可將地址、數(shù)據(jù)等信號送到總線上。在C2周期中,如CPU有訪內(nèi)請求,同樣傳送地址、數(shù)據(jù)等信號。事實上,對于總線,這是用C1,C2控制的一個多路轉(zhuǎn)換器,這種總線控制權(quán)的轉(zhuǎn)移幾乎不需要什么時間,所以對DMA傳送來講效率是很高的。這種傳送方式又稱為“透明的DMA”方式,其來由是這種DMA傳送對CPU來說,如同透明的玻璃一般,沒有任何感覺或影響。在透明的DMA方式下工作,CPU既不停止主程序的運行,也不進(jìn)入等待狀態(tài),是一種高效率的工作方式。當(dāng)然,相應(yīng)的硬件邏輯也就更加復(fù)雜.

  的DMA控制器和Cortex?-M3核心共享系統(tǒng)數(shù)據(jù)總線,執(zhí)行直接存儲器數(shù)據(jù)傳輸。當(dāng)CPU和DMA同時訪問相同的目標(biāo)(RAM或外設(shè))時, DMA請求會暫停CPU訪問系統(tǒng)總線達(dá)若干個周期,總線仲裁器執(zhí)行循環(huán)調(diào)度,以保證CPU至少可以得到一半的系統(tǒng)總線(存儲器或外設(shè))帶寬。

  也就是說對32而言,DMA即使和CPU使用同樣的內(nèi)存空間,32也會保證cpu至少會占用一半以上運行時間。也就是宏觀上兩者仍是同步的。而當(dāng)DMA和CPU使用不同空間時,兩者宏觀上也是同步的

  3.使用DMA非循環(huán)方式傳輸完成后重新開啟傳輸:

  當(dāng)通道配置為非循環(huán)模式時,傳輸結(jié)束后(即傳輸計數(shù)變?yōu)?)將不再產(chǎn)生DMA操作。要開始新的DMA傳輸,需要在關(guān)閉DMA通道的情況下,在DMA_CNDTRx寄存器中重新寫入傳輸數(shù)目。

  即關(guān)DMA->寫傳輸數(shù)目->開DMA

  4.借用系統(tǒng)提供的庫函數(shù)或者說DMA_CNDTRx寄存器可以查詢我們傳輸?shù)氖S鄶?shù)據(jù),可用在記錄當(dāng)前接收數(shù)據(jù)百分比的顯示。

  5.存儲器到存儲器模式

  DMA通道的操作可以在沒有外設(shè)請求的情況下進(jìn)行,這種操作就是存儲器到存儲器模式。(我們以串口為例,這種外設(shè)查看串口使能DMA時序可知其會自動向CPU提DMA請求,而對于比如外設(shè)也是存儲設(shè)備那么他自身不具有自動提DMA申請功能,這種就屬于存儲器到存儲器模式,這是m2m位需置1)



  以上圖DMA1請求映像為例,可知外設(shè)(這里指的是比如串口 spi TIM等32自帶的外設(shè))都是以硬件自動觸發(fā)的DMA請求,而非自身外設(shè)比如加的外部存儲設(shè)備無硬件自動觸發(fā)機制就需要通過設(shè)置M2M位實現(xiàn)軟件觸發(fā)DMA請求給CPU了當(dāng)設(shè)置了DMA_CCRx寄存器中的MEM2MEM位之后,在軟件設(shè)置了DMA_CCRx寄存器中的EN位啟動DMA通道時, DMA傳輸將馬上開始。當(dāng)DMA_CNDTRx寄存器變?yōu)?時, DMA傳輸結(jié)束。存儲器到存儲器模式不能與循環(huán)模式同時使用。



關(guān)鍵詞: STM32 DMA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉