美研究演算法加速器　盼降低開發(fā)成本鼓勵創(chuàng)業(yè)

　　芯片設(shè)計(jì)的復(fù)雜性及日益高漲的成本形成硬件新創(chuàng)公司進(jìn)入市場的阻礙，估計(jì)按芯片設(shè)計(jì)、軟件和制程的不同，一顆新芯片的成本可能高達(dá)1.2億美元，不僅不利市場競爭，也使硬件市場由少數(shù)廠商所把持。

　　根據(jù)The Next Platform報(bào)導(dǎo)，為了鼓勵新創(chuàng)公司和市場競爭，美國國防部高級研究計(jì)劃局(DARPA)和Semiconductor Research Corporation提供2,750萬美元研究經(jīng)費(fèi)，希望將設(shè)計(jì)和制造過程大眾化，降低開發(fā)先進(jìn)運(yùn)算系統(tǒng)所需的成本、復(fù)雜性。其中一項(xiàng)為由密西根大學(xué)ADA中心(Center for Applications Driving Architectures)主導(dǎo)的計(jì)劃，該中心主任Valeria Bertacco教授表示，將開發(fā)一個(gè)隨插隨用的生態(tài)系統(tǒng)，鼓勵自動控制、機(jī)器人和機(jī)器學(xué)習(xí)相關(guān)的新運(yùn)算想法。

　　Bertacco表示希望5年后可以看到剛畢業(yè)的大學(xué)生從事硬件公司創(chuàng)業(yè)，只要將焦點(diǎn)放在特定應(yīng)用的演算法需求，就可能打造出演算硬件架構(gòu)或可重復(fù)使用的高效運(yùn)算區(qū)塊演算加速器。

　　Bertacco表示，與其針對應(yīng)用程式本身，設(shè)計(jì)將著重于底層演算法，專用硬件設(shè)計(jì)的每次運(yùn)作效率將比通用芯片提升幾個(gè)數(shù)量級，這種特定用途的硬件設(shè)計(jì)目前已經(jīng)出現(xiàn)，但可能需要10年才會出現(xiàn)成熟且有效率的解決方案。

　　這種方法可以將抽象層級提高，使其高于時(shí)序和功耗優(yōu)化等深度技術(shù)芯片設(shè)計(jì)問題，從硬件的角度來看就是讓運(yùn)算成為封裝問題，而非一個(gè)需要從頭解決的問題。較新的半導(dǎo)體工程和制造發(fā)展，例如使用矽中介層連結(jié)不同制程∕工作特性的裸晶并封裝在一起的2.5D技術(shù)將有助實(shí)現(xiàn)此種想法。

　　未來芯片公司可以生產(chǎn)現(xiàn)成的處理器核心和加速器，任何人都可購買中介層，利用芯片制造商的規(guī)模經(jīng)濟(jì)來從事設(shè)計(jì)，節(jié)省幾十萬甚至上百萬美元的成本。

　　Bertacco指出，對于不適用FPGA以及無法充分利用CPU效能的特殊領(lǐng)域，就適用這種將多個(gè)加速器卸載到調(diào)整編譯器的演算法方法。這個(gè)想法模糊了硬件和軟件的分界，希望在應(yīng)用層級進(jìn)行思考，并考慮編譯器如何能自動利用特定加速器的應(yīng)用程式達(dá)到期望的效能。Bertacco表示，未來將由異質(zhì)多工處理器所定義，而應(yīng)用程式和編譯器定義的現(xiàn)有加速器也可以發(fā)揮作用。