基于嵌入式SoC芯片S698-T的飛參采集器設計

作者/韓 俊 珠海歐比特宇航科技股份有限公司(廣東 珠海 519080)

       隨著我國航空業(yè)的發(fā)展，我國自主設計的飛機越來越多的飛行在天空中，為了記錄監(jiān)控飛機飛行過程中，飛機各種設備的參數，就需要飛行參數記錄儀器進行實時記錄。而飛機上設備種類、接口類型、信號種類都比較多，而為了滿足多種飛機型號的需求，就需要將飛行參數采集器設備的尺寸做的比較小，使得大飛機和小飛機都能夠使用。

　　為了滿足上述要求，最好的使用方式，就是采用一款具有多種功能模塊的芯片來進行開發(fā)設計，這樣可以避免采用多款單獨的功能芯片設計造成設備尺寸過大，系統(tǒng)協調性較差的情況。S698-T芯片是珠海歐比特控制工程股份有限公司自主研發(fā)設計的以SPARC V8(IEEE-1754)架構為標準的32位RISC整數單元IΜ為主控內核，配以IEEE-754標準的64位雙精度浮點處理單元FPΜ。采用130 nmCMOS工藝制造及使用BGA352封裝形式的高性能、高可靠性、高集成度的嵌入式SoC芯片。S698-T內部還集成了1553B總線控制器、ARINC429總線控制器、CAN總線控制器、多功能IO接口、ΜART接口、在線硬件調試支持單位DSΜ、DAC模塊、ADC模塊等多種功能模塊。

　　1 飛參采集器硬件設計

　　飛參采集器的主要功能：完成輸入通道參數的高精度采集工作，并按一定的格式輸出到記錄器;通過以太網接口連接上位機可完成參數配置、履歷設置、數據校準、數據卸載等功能;采集器內部帶有實時時鐘，采集結果數據帶有時鐘信息;具有8路高速采樣通道，這8個通道在調試模式下，可作為虛擬示波器使用，在采集模式下，可對信號正常采集;通過CAN總線可級聯設備擴展采集通道;產品支持上電自檢、周期自檢和維護自檢，并能夠記錄并報告自檢測信息，方便定位故障;產品考慮EMI、EMC設計，提高產品的抗電磁干擾能力。

　　采集器采用模塊化設計，其總體框圖如圖1所示。采集器由六部分組成：電源模塊、主控模塊、開關量信號采集模塊、模擬量信號采集模塊、交流信號采集模塊、母板。

　　圖1 產品整機組成框圖

　　其中電源模塊主要實現DC-DC電源轉換，為產品中其他功能模塊提供穩(wěn)定的電源。

　　主控模塊集成了系統(tǒng)控制器、航空總線接口(包括1553B總線接口、ARINC429總線接口、CAN總線接口、RS422接口、RS232總線接口、以太網總線接口)以及板載緩存等模塊。

　　開關量信號采集模塊主要完成90路開關信號的采集。

　　模擬量信號采集模塊主要完成5路耗油信號、5路0～100 mV模擬信號、5路-10～10V直流差分信號、30路±35 V直流信號、10路±200 V直流信號、8路高速采樣功能、8路頻率信號和10路電流比計信號的采集。

　　交流信號采集模塊主要是完成6路36～380 V交流模擬信號以及6路三相交流同步器信號的采集。

　　采集器采用模塊化設計，除電源模塊之外，主控模塊直接通過并行總線控制其他三個功能模塊，所有參數配置，采集結果數據幀組合都是在主控板完成，主控板提供以太網接口用于與上位機通訊，進行參數配置、分析檢查采集時的數據導出以及高速采集通道的數據上傳，同時提供RS422接口，用于將采集結果數據傳送到記錄器。

　　母板主要用于實現對外接口和各個功能模塊之間的連接以及功能模塊之間的互連。

　　2 FPGA設計實現

　　采集器中有4個功能模塊涉及到FPGA設計。

　　主控模塊功能框圖如圖2所示：

　　圖2 主控模塊功能框圖

　　主控模塊的FPGA主要實現以下功能模塊：

　　2 1路HDLC總線接口控制器，要求發(fā)送FIFO為1024 Byte，接收FIFO為64 Byte;

　　2 2路RS232總線控制器，要求發(fā)送FIFO為64 Byte，接收FIFO為1024 Byte;

　　2 4路RS422總線控制器，要求發(fā)送FIFO為64 Byte，接收FIFO為1024 Byte。

　　FPGA與S698T之間通過并行總線(地址、數據以及控制信號)進行通訊，FPGA內部需要具備并行總線控制接口;

　　2 16路GPIO接口;

　　2 板載緩存FLASH JKFC2G08VS48MM控制接口;

　　2 通道配置信息存儲器EEPROM AT24C16A控制接口;

　　2 RTC時鐘芯片接口;

　　2 1路FPGA自身心跳脈沖輸出。

　　該FPGA上電工作流程為：上電->讀取通道配置信息存儲器EEPROM->根據配置信息(各總線接口的參數包括波特率、奇偶校驗等)設置各個總線接口的參數，并使能總線接口處于接收狀態(tài)->等待S698T把接收在緩存的數據讀走;

　　開關量信號采集模塊功能框圖如圖3所示。

　　圖3 開關量信號采集模塊功能框圖

　　開關量信號采集模塊的FPGA主要實現以下功能模塊：

　　2 ADC芯片ADS8555SPM 接口，該接口需要緩存空間，用于緩存ADC的采集結果;

　　2 通道選擇開關MAX354接口;

　　2 16路GPIO(用于控制采集通道輸入范圍的電阻選擇);

　　2 通道配置信息存儲器EEPROM AT24C16A控制接口;

　　2 1路FPGA自身心跳脈沖輸出;

　　2 開關量信號采集的各種濾波算法;

　　該FPGA上電工作流程為：上電->讀取通道配置信息存儲器EEPROM->根據配置信息(通道是否使能、通道輸入范圍(根據范圍決定該通道是否加上拉電阻))設置通道的硬件->開始每0.1 μs輪詢一個通道的采集結果并緩存起來->等待S698T把緩存的數據讀走;

　　模擬信號采集模塊功能框圖如圖4所示。

　　圖4 模擬信號采集模塊功能框圖

　　模擬信號采集模塊的FPGA主要實現以下功能模塊：

　　2 ADC芯片ADS8555SPM 接口，該接口需要緩存空間，用于緩存ADC的采集結果;

　　2 通道選擇開關MAX354接口;

　　2 電流比測試量程控制開關MAX335MRG接口;

　　2 測頻控制模塊，支持8通道輸入(8選1輸入);

　　2 通道配置信息存儲器EEPROM AT24C16A控制接口;

　　2 1路FPGA自身心跳脈沖輸出;

　　2 模擬量采集的濾波算法;

　　由于采集通道的數據采集完全由FPGA控制完成(包括采集流程)，所以該FPGA上電工作流程為：上電->讀取通道配置信息存儲器EEPROM->根據配置信息(通道是否使能、通道輸入范圍)設置通道的硬件->開始每0.1 μs輪詢一個通道的采集結果并緩存起來->等待S698T把緩存的數據讀走;

　　交流信號采集模塊結構框圖如圖5所示，主要完成以下功能：

　　圖5 交流信號采集模塊功能框圖

　　2 自整角機—數據轉換器芯片AD2S44接口，該接口需要緩存空間，用于緩存ADC的采集結果;

　　2 交流信號采集芯片MCP3903接口;

　　2 通道配置信息存儲器EEPROM AT24C16A控制接口;

　　2 1路FPGA自身心跳脈沖輸出;

　　2 交流信號采集的濾波算法;

　　該FPGA上電工作流程初定為：上電->讀取通道配置信息存儲器EEPROM->根據配置信息(通道是否使能等)設置通道的硬件->開始每0.1 μs輪詢一個通道的采集結果并緩存起來->等待S698T把緩存的數據讀走;

　　3 結論

　　通過板級調試及實驗表明：基于S698-T的飛參采集器設計完全滿足實際應用需求，目前該型飛參采集器已大量使用在實際產品中。

　　參考文獻：

　　[1]潘松.VHDL實用教程[D].成都：電子科技大學出版社,2000.

　　[2]歐比特控制工程股份有限公司,S698-T設計手冊.

　　[3]顏軍.SPARC嵌入式系統(tǒng)設計與開發(fā)-S698系列處理器實用教程[M].北京:中國標準出版社, 2013.