以太網(wǎng)收發(fā)電路設(shè)計(jì)方案詳解

　　以太網(wǎng)收發(fā)電路由RJ45接口、耦合變壓器、以太網(wǎng)收發(fā)器，以及收發(fā)器與調(diào)制驅(qū)動(dòng)電路、接收解調(diào)電路之間的接口組成。其中以太網(wǎng)收發(fā)器是核心單元，直接決定了系統(tǒng)的工作性能。以太網(wǎng)收發(fā)器IP113IP113是二端口10/100Mbps以太網(wǎng)集成交換器，由一個(gè)二端口交換控制器和兩個(gè)以太網(wǎng)快速收發(fā)器組成。每個(gè)收發(fā)器都遵守IEEE802.3、IEEE802.3μ、IEEE802.3x規(guī)則。為幀緩沖保留了 SSRAM，可以存儲(chǔ)1K字節(jié)的MAC地址，全數(shù)字自適應(yīng)調(diào)整和時(shí)序恢復(fù)，基線漂移校正，工作在10/100baseTX 和100baseFX的全雙工/半雙工方式。使用2.5V單電源，25MHz單時(shí)鐘源，0.25μm工藝，128腳PQFP封裝。

　 Port1的速率是自適應(yīng)調(diào)整的結(jié)果，因而不需要外加存儲(chǔ)器以緩沖數(shù)據(jù)包。每個(gè)端口都有自己的接收緩沖管理、發(fā)射緩沖管理、發(fā)射排隊(duì)管理、發(fā)射MAC和接收MAC。各個(gè)端口共享一個(gè)散列單元、一個(gè)存儲(chǔ)器接口單元、一個(gè)空緩沖管理器和一個(gè)地址表。

　　圖2 IP 113內(nèi)部原理框圖

　　主要由以太網(wǎng)收發(fā)芯片IP113、專用配置芯片EEPROM 93C46、LED顯示矩陣，以及IP113的Port1與TP模塊、Port2與FX模塊之間的接口組成?！P113支持很多功能，通過設(shè)置適當(dāng)?shù)膮?shù)滿足不同的需要，既可以由特定的管腳設(shè)定，也可以用EEPROM配置。為提高系統(tǒng)的整體性能，這里采用專用串行EEP ROM 93C46芯片。系統(tǒng)復(fù)位時(shí)，管腳LED_SEL［1:0］分別作為93C46的時(shí)鐘EESK和片選EECS，BP_KIND［1:0］分別作為 93C46地址EEDI和數(shù)據(jù)輸出EEDO，將93C46內(nèi)部的參數(shù)讀入IP113內(nèi)部的寄存器。復(fù)位結(jié)束后，這些管腳均變成輸入信號(hào)，以使IP113脫離93C46而獨(dú)立工作。

　　圖3 以太網(wǎng)收發(fā)電路

　　復(fù)位時(shí)，IP113首先讀取93C46的00H中的內(nèi)容，只有00H［15:0］=55AAH時(shí)，才會(huì)繼續(xù)從EEPROM中讀取參數(shù)，否則以缺省值或特定的管腳電平值設(shè)置工作寄存器。01H中的值設(shè)置LED輸出控制寄存器，控制兩個(gè)LED矩陣的亮、滅和閃爍，以分別顯示兩個(gè)端口的連接、活動(dòng)、全/半雙工和速率（10Mbps/100Mbps）。02H中的值設(shè)置交換控制寄存器1，選擇系統(tǒng)的流控制方式和沖突保護(hù)。03H中的值設(shè)置交換控制寄存器2，控制系統(tǒng)的丟包、地址失效、優(yōu)先級(jí)和算法補(bǔ)償。04H中的值設(shè)置收發(fā)器控制寄存器，其中04H［13:11］的5 種取值：000、100、101、110和111，分別對(duì)應(yīng)收發(fā)器的5種工作狀態(tài)：NWAY、10Mbps（半雙工）、10Mbps（全、半雙工）、 100Mbps（半雙工）和100Mbps（全、半雙工）。05H～0AH中的值分別設(shè)置收發(fā)器確認(rèn)寄存器、測(cè)試寄存器和驗(yàn)證方式寄存器。

　　Port1的TXOP和TXOM是TP發(fā)射數(shù)據(jù)對(duì)，RXIP和RXIM是TP接收數(shù)據(jù)對(duì)。圖4的TP模塊電路中，RJ45接口將MLT-3碼流以太網(wǎng)信號(hào)經(jīng)過耦合脈沖變壓器PE68515變?yōu)閱螛O性信號(hào)。

　　圖4 IP模塊電路圖

　　Port2的FXRDP和FXRDM是FX的接收數(shù)據(jù)對(duì)，F(xiàn)XTDP和FXTDM是FX的發(fā)射數(shù)據(jù)對(duì)。FXSD是光電檢測(cè)信號(hào)，當(dāng)接收到的光信號(hào)經(jīng)光電轉(zhuǎn)換后電平低于1.2V時(shí)，F(xiàn)XSD輸出連續(xù)的PECL電平。圖5是FX模塊的電路圖，電路中采用標(biāo)準(zhǔn)的FDDI數(shù)據(jù)接口。由于調(diào)制驅(qū)動(dòng)和接收解調(diào)電路采用5V電源，而系統(tǒng)其它部分均使用2.5V電源，F(xiàn)DDI中的信號(hào)均是PECL電平，因此必須經(jīng)電平轉(zhuǎn)換（如圖5所示），才能把這兩部分聯(lián)系起來。

　　圖5 FX模塊電路圖

　　----------------------------------------

　　智能家電技術(shù)資料集錦——讓家電設(shè)計(jì)邁入嶄新時(shí)代！