I/O接口標(biāo)準(zhǔn)解析系列教程（3）：HCSL和LPHCSL

1．介紹

LPHCSL（Low-Power HCSL）是為了降低傳統(tǒng)的HCSL驅(qū)動(dòng)器的功耗而開(kāi)發(fā)的。LPHCSL的主要優(yōu)點(diǎn)包括更好的驅(qū)動(dòng)長(zhǎng)線的性能，易于AC耦合，減少PCB板子面積，易于布線，降低材料成本，本文將討論這些優(yōu)點(diǎn)，重要的是要注意HCSL驅(qū)動(dòng)器與LPHCSL驅(qū)動(dòng)器對(duì)HCSL接收器來(lái)說(shuō)都是一樣的。

2．HCSL驅(qū)動(dòng)結(jié)構(gòu)

圖1傳統(tǒng)的和低功耗的HCSL驅(qū)動(dòng)結(jié)構(gòu)的比較

參考圖1的HCSL和LPHCSL輸出結(jié)構(gòu)圖，傳統(tǒng)的HCSL輸出是通過(guò)控制正負(fù)輸出差分對(duì)中的15mA電流，顯然電源功耗為15mA * 3.3V約50mW。而LPHCSL不是采用傳統(tǒng)的HCSL的電流驅(qū)動(dòng)，而是采用推-拉（push-pull）電壓驅(qū)動(dòng)，電流消耗大約4到5mA。
圖5和圖6顯示傳統(tǒng)的HCSL與LPHCSL的終端匹配方法：

驅(qū)動(dòng)器本身具有17歐姆的輸出阻抗，所以，需要串聯(lián)一個(gè)33歐姆的電阻，以獲得與50歐姆傳輸線的匹配。對(duì)于傳統(tǒng)的HCSL，為了避免出現(xiàn)過(guò)度的振鈴，串聯(lián)電阻RS是必須要的。

某些接收器片內(nèi)可能有一個(gè)100歐姆的差分終端，這樣的接收器通常更常見(jiàn)，因?yàn)榭梢蕴幚肀容^寬范圍的幅度和共模電壓，以及可能要去AC耦合的時(shí)鐘信號(hào)，LPHCSL驅(qū)動(dòng)器可以穩(wěn)定驅(qū)動(dòng)雙終端（在源和接收處都有終端電阻）。

從圖6，我們可以看得出LPHCSL并不需要對(duì)地的終端電阻。而由于功耗的原因，傳統(tǒng)的HCSL驅(qū)動(dòng)器不可能就將終端電阻集成到內(nèi)部，尤其是芯片有許多輸出的時(shí)候。很顯然，LPHCSL相對(duì)于傳統(tǒng)HCSL使用了更少的元件，降低了板子面積和材料成本。

從原理上，傳統(tǒng)的HCSL要求DC耦合，而LPHCSL并不要求DC耦合。我們可以將AC耦合電容串接到線路上，這樣做并不會(huì)影響信號(hào)的擺幅和終端屬性。而傳統(tǒng)的HCSL使用AC耦合時(shí)，必須仔細(xì)考慮對(duì)地的DC路徑，還可能需要額外增加元件。

PCIe時(shí)鐘要求的上升速率為0.6V/ns到4.0V/ns，LPHCSL在驅(qū)動(dòng)長(zhǎng)線時(shí)能提供更高的上升速率。而傳統(tǒng)的HCSL驅(qū)動(dòng)取決于外部50歐姆終端來(lái)產(chǎn)生時(shí)鐘的下降沿，這使得上升/下降匹配非常困難，因?yàn)閮H時(shí)鐘的上升沿受傳統(tǒng)HCSL輸出控制，而LPHCSL輸出控制時(shí)鐘的上升沿和下降沿，LPHCSL更快的上升速率對(duì)驅(qū)動(dòng)長(zhǎng)線時(shí)非常重要的。

3．結(jié)論

LPHCSL不僅顯著地降低了功耗，而且能更好地驅(qū)動(dòng)長(zhǎng)線，節(jié)省板子面積，減少成本，更易于驅(qū)動(dòng)AC耦合傳輸線，LPHCSL的使用會(huì)越來(lái)越廣泛。

表1：傳統(tǒng)的HCSL與低功耗的HCSL比較總結(jié)