《Cortex-M0權威指南》之體系結構---嵌套中斷控制器（NVIC）

　　為了管理中斷請求的優(yōu)先級并處理其他異常，Cortex-M0處理器內置了嵌套中斷控制器(NVIC)。NVIC的一些可編程控制器控制著中斷管理功能，這些寄存器被映射到系統(tǒng)地址空間里，它們所處的區(qū)域被稱為系統(tǒng)控制空間(SCS)。

　　NVIC有以下特性：

　　靈活的中斷管理;

　　支持嵌套中斷;

　　向量化的異常入口

　　中斷屏蔽

　　靈活的中斷管理

　　Cortex-M0處理器中，每一個外部中斷都可以被使能或者禁止，并且可以被設置為掛起狀態(tài)或者清除狀態(tài)。處理器的中斷可以是信號級的(在中斷服務程序清除中斷請求以前，外設的請求會一直保持)，也可以是脈沖形式的(最小一個始終周期)，這樣中斷控制器就可以處理任何中斷源。

　　支持嵌套中斷

　　Cortex-M0處理器的任何中斷都有一個固定或者可編程的中斷優(yōu)先級。當外部中斷之類的異常發(fā)生時，NVIC將該異常的優(yōu)先級與當前的優(yōu)先級進行比較，如果新的優(yōu)先級更高，當前的任務會被暫定，一些寄存器的值被壓棧處理，然后處理器開始處理新的異常程序，這個過程也被稱為“搶占”。高優(yōu)先級的中斷完成后，異常返回就會執(zhí)行，處理器自動進行出棧操作恢復剛才寄存器的值，并繼續(xù)運行剛才的任務。這種機制并沒有帶來軟件開銷。

　　向量化的異常入口

　　異常發(fā)生時，處理器需要定位異常對用的程序入口。傳統(tǒng)的處理方式需要軟件去完成。而M0處理器會從存儲器的向量表中，自動定位異常的程序入口。從異常到異常的處理事件會被縮減。

　　中斷屏蔽

　　NVIC通過PRIMASK特殊寄存器提供了一種中斷屏蔽機制，NVIC除了硬件錯誤和NMI之外，可以屏蔽所有的異常。有些操作，比如對時間敏感的控制任務或實時多媒體解碼任務，不應該被打斷，此時中斷屏蔽的作用就表現(xiàn)了出來。

　　系統(tǒng)控制塊(SCB)

　　除了NVIC，系統(tǒng)控制空間也包含了許多系統(tǒng)管理的寄存器，這些寄存器被稱為系統(tǒng)控制塊。其中有些寄存器控制休眠模式和系統(tǒng)異常配置，另外還有兩個寄存器包含了處理器的識別代碼(調試器可使用該代碼識別處理器的類型)。