動輒幾百、上千元 芯片實際成本到底是多少？

　　芯片在電子學中是一種把電路小型化的方式，主要包括半導體設備，也包括被動組件等，并通常制造在半導體晶圓表面上。

　　前述將電路制造在半導體芯片表面上的集成電路又稱薄膜集成電路;另有一種厚膜混成集成電路是由獨立半導體設備和被動組件，集成到襯底或線路板所構成的小型化電路。

　　先來看看制造過程

　　芯片制作完整過程包括芯片設計、晶片制作、封裝制作、成本測試等幾個環(huán)節(jié)，其中晶片制作過程尤為的復雜。精密的芯片其制造過程非常的復雜首先是芯片設計，根據(jù)設計的需求，生成的“圖樣”。

　　1、芯片的原料晶圓

　　晶圓的成分是硅，硅是由石英沙所精練出來的，晶圓便是硅元素加以純化(99.999%)，接著是將些純硅制成硅晶棒，成為制造集成電路的石英半導體的材料，將其切片就是芯片制作具體需要的晶圓。晶圓越薄，生產(chǎn)的成本越低，但對工藝就要求的越高。

　　2、晶圓涂膜

　　晶圓涂膜能抵抗氧化以及耐溫能力，其材料為光阻的一種。

　　3、晶圓光刻顯影、蝕刻

　　該過程使用了對紫外光敏感的化學物質(zhì)，即遇紫外光則變軟。通過控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蝕劑，使得其遇紫外光就會溶解。這時可以用上第一份遮光物，使得紫外光直射的部分被溶解，這溶解部分接著可用溶劑將其沖走。這樣剩下的部分就與遮光物的形狀一樣了，而這效果正是我們所要的。這樣就得到我們所需要的二氧化硅層。

　　4、攙加雜質(zhì)

　　將晶圓中植入離子，生成相應的P、N類半導體。具體工藝是是從硅片上暴露的區(qū)域開始，放入化學離子混合液中。

　　這一工藝將改變攙雜區(qū)的導電方式，使每個晶體管可以通、斷、或攜帶數(shù)據(jù)。簡單的芯片可以只用一層，但復雜的芯片通常有很多層，這時候將這一流程不斷的重復，不同層可通過開啟窗口聯(lián)接起來。這一點類似多層PCB板的制作制作原理。 更為復雜的芯片可能需要多個二氧化硅層，這時候通過重復光刻以及上面流程來實現(xiàn)，形成一個立體的結構。

　　5、晶圓測試

　　經(jīng)過上面的幾道工藝之后，晶圓上就形成了一個個格狀的晶粒。通過針測的方式對每個晶粒進行電氣特性檢測。一般每個芯片的擁有的晶粒數(shù)量是龐大的，組織一次針測試模式是非常復雜的過程，這要求了在生產(chǎn)的時候盡量是同等芯片規(guī)格構造的型號的大批量的生產(chǎn)。數(shù)量越大相對成本就會越低，這也是為什么主流芯片器件造價低的一個因素。

　　6、封裝

　　將制造完成晶圓固定，綁定引腳，按照需求去制作成各種不同的封裝形式，這就是同種芯片內(nèi)核可以有不同的封裝形式的原因。比如：DIP、QFP、PLCC、QFN 等等。這里主要是由用戶的應用習慣、應用環(huán)境、市場形式等外圍因素來決定的。

　　7、測試、包裝

　　經(jīng)過上述工藝流程以后，芯片制作就已經(jīng)全部完成了，這一步驟是將芯片進行測試、剔除不良品，以及包裝。

　　芯片的硬件成本構成

　　芯片的成本包括芯片的硬件成本和芯片的設計成本。

　　芯片硬件成本包括晶片成本+掩膜成本+測試成本+封裝成本四部分(像ARM陣營的IC設計公司要支付給ARM設計研發(fā)費以及每一片芯片的版稅，但筆者這里主要描述自主CPU和Intel這樣的巨頭，將購買IP的成本省去)，而且還要除去那些測試封裝廢片。

　　用公式表達為：

　　芯片硬件成本=(晶片成本+測試成本+封裝成本+掩膜成本)/ 最終成品率

　　對上述名稱做一個簡單的解釋，方便普通群眾理解，懂行的可以跳過。

　　從二氧化硅到市場上出售的芯片，要經(jīng)過制取工業(yè)硅、制取電子硅、再進行切割打磨制取晶圓。晶圓是制造芯片的原材料，晶片成本可以理解為每一片芯片所用的材料(硅片)的成本。一般情況下，特別是產(chǎn)量足夠大，而且擁有自主知識產(chǎn)權，以億為單位量產(chǎn)來計算的話，晶片成本占比最高。不過也有例外，在接下來的封裝成本中介紹奇葩的例子。

　　封裝是將基片、內(nèi)核、散熱片堆疊在一起，就形成了大家日常見到的CPU，封裝成本就是這個過程所需要的資金。在產(chǎn)量巨大的一般情況下，封裝成本一般占硬件成本的5%-25%左右，不過IBM的有些芯片封裝成本占總成本一半左右，據(jù)說最高的曾達到過70%.

　　測試可以鑒別出每一顆處理器的關鍵特性，比如最高頻率、功耗、發(fā)熱量等，并決定處理器的等級，比如將一堆芯片分門別類為：I5 4460、I5 4590、I5 4690、I5 4690K等，之后Intel就可以根據(jù)不同的等級，開出不同的售價。不過，如果芯片產(chǎn)量足夠大的話，測試成本可以忽略不計。

　　掩膜成本就是采用不同的制程工藝所需要的成本，像40/28nm的工藝已經(jīng)非常成熟，成本也低——40nm低功耗工藝的掩膜成本為200萬美元;28nm SOI工藝為400萬美元;28nm HKMG成本為600萬美元。

　　不過，在先進的制程工藝問世之初，耗費則頗為不菲——在2014年剛出現(xiàn)14nm制程時，其掩膜成本為3億美元(隨著時間的推移和臺積電、三星掌握14/16nm制程，現(xiàn)在的價格應該不會這么貴);而Intel正在研發(fā)的10nm制程。根據(jù)Intel官方估算，掩膜成本至少需要10億美元。

　　不過如果芯片以億為單位量產(chǎn)的話(貌似蘋果每年手機+平板的出貨量上億)，即便掩膜成本高達10億美元，分攤到每一片芯片上，其成本也就10美元。而這從另一方面折射出為何像蘋果這樣的巨頭采用臺積電、三星最先進，也是最貴的制程工藝，依舊能賺大錢，這就是為什么IC設計具有贏者通吃的特性。

　　像代工廠要進行的光刻、蝕刻、離子注入、金屬沉積、金屬層、互連、晶圓測試與切割、核心封裝、等級測試等步驟需要的成本，以及光刻機、刻蝕機、減薄機、劃片機、裝片機、引線鍵合機、倒裝機等制造設備折舊成本都被算進測試成本、封裝成本、掩膜成本中，就沒有必要另行計算了。