集成PGIA、用于工業(yè)級(jí)信號(hào)的低功耗、多通道數(shù)據(jù)采集系統(tǒng)

　　AD7982 ADC噪聲

　　AD7982 ADC噪聲與其固有量化噪聲和內(nèi)部元件(比如產(chǎn)生熱噪聲的無(wú)源元件)導(dǎo)致的噪聲成函數(shù)關(guān)系。

　　AD7982的rms輸入電壓噪聲可以通過(guò)下式，利用其SNR額定值計(jì)算：

　　AD7982 (SNRAD7982)的SNR額定值約為96 dB(使用4.096 V基準(zhǔn)電壓源)。

　　AD7982輸入端的單極點(diǎn)RC濾波器限制了來(lái)自上游元件的寬帶噪聲。較小的濾波器帶寬可以通過(guò)進(jìn)一步限制噪聲功率而改善SNR：然而，其時(shí)間常數(shù)也必須足夠短，以便建立電壓反沖——這是因?yàn)锳D7982輸入端在采集階段重新連接前端電路而發(fā)生電荷注入。適合系統(tǒng)的帶寬至少為5 MHz(更多信息，請(qǐng)參見《模擬對(duì)話》文章：精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計(jì))。

　　AD8475漏斗放大器噪聲

　　AD8475 (vn, AD8475)產(chǎn)生的rms噪聲是其折合到輸出NSD (eAD8475)以及AD7982輸入端RC濾波器帶寬(BWRC)的函數(shù)：

　　其中，eAD8475 = 10 nV/√Hz。

　　AD8251儀表放大器噪聲

　　AD8251用作增益級(jí)，可通過(guò)將小幅度信號(hào)的幅度提升至更接近AD7982輸入端的±VREF范圍，從而改善它們的SNR。理想情況下，如果系統(tǒng)增益以系數(shù)G增加，則輸入信號(hào)的SNR(單位：dB)將會(huì)改善：

　　然而，這種水平的改善實(shí)際上卻是做不到的，因?yàn)閷拵г肼曂瑯訛殡娐返脑肼曉鲆嫠糯蟆Ｐ疫\(yùn)的是，這種性能的下降不如信號(hào)增益導(dǎo)致的性能改善那么明顯。

　　AD8251產(chǎn)生的rms噪聲是其折合到輸入NSD (eAD8251)、其增益設(shè)置(GAD8251)、AD8475的衰減系數(shù)(GAD8475)以及AD7982輸入端的噪聲濾波器帶寬的函數(shù)。

　　各通道的電阻(RON)可在ADG1207數(shù)據(jù)手冊(cè)中找到。

　　系統(tǒng)噪聲性能的計(jì)算結(jié)果匯總?cè)绫?所示?？傇肼暤淖畲筘暙I(xiàn)因素是AD8251儀表放大器和AD7982 ADC。

　　表2.多通道數(shù)據(jù)采集系統(tǒng)的噪聲性能

　　建立時(shí)間分析

　　當(dāng)圖1中的電路對(duì)多通道進(jìn)行采樣時(shí)，每一個(gè)不同的輸入都由ADG1207合并至一個(gè)時(shí)分多路復(fù)用信號(hào)。多路復(fù)用信號(hào)本質(zhì)上是斷續(xù)的，并且通常在較短的時(shí)間間隔內(nèi)具有較大的電壓階躍。對(duì)于圖1中的系統(tǒng)而言，兩個(gè)連續(xù)通道之間的差分電壓在ADG1207輸入端可高達(dá)20 V，而分配的建立時(shí)間僅等于采樣周期。

　　圖3顯示了圖1中電路的建立時(shí)間模型。系統(tǒng)中每一個(gè)元件都有各自的建立特性(參見后文內(nèi)容)。

　　圖3.CN-0345電路建立時(shí)間模型

　　建立時(shí)間定義為模擬前端電路建立至某一精度的輸入階躍所需的時(shí)間。此精度單位通常采用百分比誤差(比如0.1%或0.01%)，但在轉(zhuǎn)換系統(tǒng)中，將其與分辨率相關(guān)聯(lián)也是非常有益的做法。例如，建立至16位分辨率大約等同于建立至0.001%。表3顯示了單極點(diǎn)系統(tǒng)建立至百分比誤差與建立至分辨率之間的關(guān)系。

　　表3.百分比誤差和有效分辨率

　　估算含有多個(gè)元件的模擬前端建立時(shí)間并非易事，原因有多個(gè)。首先，很多器件都沒(méi)有注明極高精度的建立時(shí)間特性。有源器件的建立時(shí)間與建立精度同樣不是線性的，并且相比0.1%，建立至0.01%可能需要長(zhǎng)達(dá)30倍時(shí)間。這有可能是因?yàn)榉糯笃鲀?nèi)部的長(zhǎng)期熱效應(yīng)所導(dǎo)致。建立時(shí)間還與器件驅(qū)動(dòng)的負(fù)載有關(guān)，并且通常不表征多個(gè)負(fù)載條件。

　　在沒(méi)有特性測(cè)試平臺(tái)的情況下測(cè)量高精度建立時(shí)間同樣十分困難，因?yàn)榇嬖谑静ㄆ鬟^(guò)驅(qū)和靈敏度的影響，此外生成具有足夠上升時(shí)間和建立時(shí)間的輸入脈沖也很困難。

　　分析電路時(shí)，使用某些邊界與假設(shè)，可以估算出建立時(shí)間?？偨r(shí)間可以通過(guò)單個(gè)元件建立時(shí)間的和方根(rss)計(jì)算：

　　ADG1207建立時(shí)間

　　CMOS開關(guān)的等效電路可以近似看作理想開關(guān)與電阻(RON)串聯(lián)連接，以及與兩個(gè)電容(CS、CD)并聯(lián)連接。隨后，多路復(fù)用器級(jí)和相關(guān)的濾波器可以如圖4所示建模。

　　圖4.ADG1207建立時(shí)間模型

　　各通道工作情況類似于具有決定建立時(shí)間的相關(guān)時(shí)間常數(shù)的RC電路。動(dòng)態(tài)切換通道使信號(hào)建立時(shí)間變得更復(fù)雜;通道完成切換后，上一次輸出與當(dāng)前輸入的差異將會(huì)產(chǎn)生反沖瞬變。這種反沖類似于AD7982輸入端發(fā)生的反沖，因?yàn)樗M(jìn)入了采集階段。更多詳細(xì)說(shuō)明，請(qǐng)參見《模擬對(duì)話》文章：精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計(jì)。

　　圖4中的電路使用NI Multisim?仿真，如圖5所示，其中下列元件值來(lái)自相應(yīng)的器件數(shù)據(jù)手冊(cè)：

　　? RON = 120 ?

　　? CS = 2 pF

　　? CD = 10 pF

　　? RIN||CIN = 1.25 G?||2 pF

　　AD8251的輸入電阻(RIN)足夠大(1.25 G?)，仿真時(shí)可以省略。

　　圖5.ADG1207的Multisim?建立時(shí)間模型

　　仿真結(jié)果如圖6所示。ADG1207輸出建立至10 V的0.001%所需的時(shí)間等于tS_ADG1207 = 12 ns。

　　圖6.ADG1207仿真模型的建立時(shí)間波形

　　AD8251和AD8475的建立時(shí)間

　　AD8251數(shù)據(jù)手冊(cè)給出了各種增益配置下，各輸入電壓步長(zhǎng)情況下低至0.001%誤差的建立時(shí)間。給定10 k?負(fù)載和1增益設(shè)置，則AD8251輸出端能夠在1 μs內(nèi)，以20 V階躍建立至0.001%。1增益設(shè)置所需的建立時(shí)間最長(zhǎng)，因此建立時(shí)間分析將使用1 μs。

　　然而，當(dāng)AD8251驅(qū)動(dòng)AD8475的其中一個(gè)輸入時(shí)，其輸入阻抗為2.92 k?而不是10 k?，因此1 μs這個(gè)數(shù)字可能并不準(zhǔn)確。另外也無(wú)法保證AD8251建立至18位分辨率的建立時(shí)間，因?yàn)榻r(shí)間與精度之間的關(guān)系是非線性的。因此，估計(jì)建立時(shí)間最好使用0.001%誤差(或16位分辨率)。

　　AD8475建立至0.001%的建立時(shí)間額定值為50 ns(2 V差分輸出階躍)。AD8475輸出端上的預(yù)計(jì)最大電壓步長(zhǎng)為基準(zhǔn)電壓(VREF)的兩倍，或者大約等于8 V。假定建立時(shí)間與輸出電壓階躍成正比，則對(duì)于8 V階躍來(lái)說(shuō)，0.001%(16位)建立時(shí)間約為200 ns (4 × 50 ns)。

　　因此，各放大器的建立時(shí)間為：

　　? tS_AD8251 = 1 μs

　　? tS_AD8475 = 200 ns

　　RC噪聲濾波器建立時(shí)間和AD7982

　　圖7顯示了AD7982輸入等效電路。REXT和CEXT是ADC之前RC寬帶噪聲濾波器中的元件。RIN和CIN分別是AD7982的輸入電阻和電容。CIN主要是內(nèi)部容性數(shù)模轉(zhuǎn)換器(DAC)。CPIN主要是引腳電容，可忽略。這些元件值如下：

　　? REXT = 10 ?

　　? CEXT = 1200 pF

　　? RIN = 400 ?

　　? CIN = 30 pF

　　圖7.AD7982和RC噪聲濾波器建立時(shí)間模型

　　AD7982采用內(nèi)部容性DAC和電荷再分配算法確定其輸出碼。轉(zhuǎn)換過(guò)程包含兩個(gè)階段——采集和轉(zhuǎn)換。在采集階段，容性DAC連接AD7982的輸入端子。在轉(zhuǎn)換階段，它斷開與輸入端子的連接，內(nèi)部邏輯執(zhí)行電荷再分配算法。轉(zhuǎn)換階段的最大額定時(shí)間為710 ns。

　　信號(hào)必須在采集階段結(jié)束前完成建立，以便進(jìn)行精確轉(zhuǎn)換。為了最大化信號(hào)建立的時(shí)間，多路復(fù)用器會(huì)在AD7982開始轉(zhuǎn)換階段時(shí)立即切換通道。

　　除了從AD8475輸出端的多路復(fù)用信號(hào)建立外，RC噪聲濾波器和AD7982輸入還必須建立至采集階段開始時(shí)出現(xiàn)的電壓反沖。請(qǐng)參見《模擬對(duì)話》文章：精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計(jì)。

　　圖7中電路的建立時(shí)間采用NI Multisim?進(jìn)行仿真，如圖8所示。V1表示AD7982各輸入端的預(yù)期最大電壓階躍(來(lái)自AD8475的單端輸出)。CNV和S1仿真AD7982從轉(zhuǎn)換階段(V1改變數(shù)值時(shí)發(fā)生)到采集階段(轉(zhuǎn)換開始后710 ns)的切換。CNV保持S1開路，直到V1從0 V階躍至4 V之后的710 ns，表示轉(zhuǎn)換階段到采集階段的切換。ADC_IN表示AD7982在CNV上升沿的采樣電壓。

　　系統(tǒng)這部分的建立時(shí)間等于V1切換到4 V(時(shí)間 = 0時(shí))與ADC_IN建立至4 V的0.001%之間的時(shí)間。

　　圖8.AD7982和RC噪聲濾波器的Multisim?建立時(shí)間模型

　　仿真結(jié)果如圖9所示。輸出建立至4 V的0.001%所需時(shí)間為tS_AD7982 = 810 ns。

　　圖9.AD7982和RC噪聲濾波器仿真模型的建立時(shí)間波形

　　總系統(tǒng)建立時(shí)間

　　圖1中整個(gè)電路的總建立時(shí)間現(xiàn)在可以通過(guò)計(jì)算各元件建立時(shí)間的rss值得到：