基于PC104總線的實(shí)時(shí)信號(hào)采集處理系統(tǒng)

摘要：為了滿足外場(chǎng)裝備檢測(cè)裝置的便攜化和信號(hào)采集的實(shí)時(shí)化要求，基于PC104總線的高效數(shù)據(jù)傳輸特點(diǎn)，采用了上位機(jī)控制板和信號(hào)采集板相結(jié)合的嵌入式系統(tǒng)搭建方法，在信號(hào)采集板中通過(guò)FPGA控制邏輯實(shí)現(xiàn)了多通道開關(guān)、信號(hào)調(diào)理電路和A／D轉(zhuǎn)換器的配置，并把采集的信號(hào)數(shù)據(jù)傳輸給上位機(jī)控制板進(jìn)行實(shí)時(shí)顯示。應(yīng)用結(jié)果表明，該實(shí)時(shí)信號(hào)采集處理系統(tǒng)操作簡(jiǎn)單，具有較高的實(shí)時(shí)性和穩(wěn)定性。
關(guān)鍵詞：PC104；FPGA；數(shù)據(jù)采集；嵌入式系統(tǒng)；邏輯控制

0 引言
PC104是嵌入式工控機(jī)的一種，其外部總線接口為PC104總線。使用堆疊的方式可以將多個(gè)PC104主板結(jié)合到一起，并通過(guò)螺栓固定，保證系統(tǒng)的牢固可靠，應(yīng)對(duì)惡劣的使用環(huán)境。由于PC104具有功耗低，體積小，擴(kuò)展性高，功能強(qiáng)大等優(yōu)點(diǎn)，其已經(jīng)在航空航天、軍用武器裝備、工業(yè)控制等領(lǐng)域得到了廣泛的使用。
在對(duì)武器裝備進(jìn)行測(cè)試維護(hù)時(shí)，經(jīng)常需要對(duì)設(shè)備中的各類模擬信號(hào)進(jìn)行分析，從而對(duì)武器系統(tǒng)的運(yùn)行情況做出判斷。目前常見的測(cè)試設(shè)備往往實(shí)時(shí)性不高，無(wú)法更多地進(jìn)行人機(jī)交互。同時(shí)由于測(cè)試設(shè)備體積過(guò)于龐大，并不方便在外場(chǎng)對(duì)武器裝備進(jìn)行直接的測(cè)試和維護(hù)。隨著現(xiàn)階段軍用裝備外場(chǎng)測(cè)試的信息化程度逐漸提高，迫切需要研制出體積小、結(jié)構(gòu)緊湊的便攜式實(shí)時(shí)測(cè)試設(shè)備。
目前主流的實(shí)時(shí)信號(hào)采集方式是通過(guò)高速A／D轉(zhuǎn)換器件來(lái)完成的，其優(yōu)點(diǎn)是信號(hào)精度高，實(shí)時(shí)的信號(hào)采集帶來(lái)了大量的數(shù)據(jù)需要處理，對(duì)后端的信號(hào)處理系統(tǒng)提出了較高的要求。因此本文搭建了基于PC104總線的實(shí)時(shí)信號(hào)采集處理系統(tǒng)，憑借FPGA的高速處理能力控制A／D轉(zhuǎn)換器完成數(shù)據(jù)的采集，并通過(guò)PC104總線將數(shù)據(jù)提供給上位機(jī)完成用戶對(duì)實(shí)時(shí)信號(hào)的監(jiān)測(cè)。

1 總體設(shè)計(jì)方案
本文的實(shí)時(shí)信號(hào)采集處理系統(tǒng)主要包括信號(hào)采集板和上位機(jī)控制板2部分，兩者之間通過(guò)PC104總線進(jìn)行通信。上位機(jī)控制板以CPU為核心，擴(kuò)展出VGA，RJ45等人機(jī)交互所需要的外圍設(shè)備接口。信號(hào)采集板主要包括了FPGA邏輯控制、A／D轉(zhuǎn)換器、通道選擇開關(guān)、前端信號(hào)調(diào)理器等。實(shí)時(shí)信號(hào)采集處理系統(tǒng)的總體結(jié)構(gòu)圖如圖1所示。

信號(hào)采集處理系統(tǒng)進(jìn)行工作時(shí)，上位機(jī)控制板的CPU通過(guò)PC104總線向底層信號(hào)采集板發(fā)送命令，對(duì)其工作參數(shù)進(jìn)行設(shè)置。CPU與FPGA之間通過(guò)地址和數(shù)據(jù)總線完成命令及數(shù)據(jù)的交互。多通道選擇開關(guān)對(duì)外部輸入的模擬信號(hào)進(jìn)行通道選擇，在信號(hào)調(diào)理芯片對(duì)模擬信號(hào)進(jìn)行相應(yīng)的預(yù)處理之后，在FPGA的邏輯控制下由A／D轉(zhuǎn)換器完成信號(hào)的采集。FPGA通過(guò)PC104總線實(shí)時(shí)地將采集的信號(hào)數(shù)據(jù)傳輸給CPU，通過(guò)運(yùn)行在上位機(jī)控制板的應(yīng)用程序完成數(shù)據(jù)的最終分析和處理。信號(hào)采集處理系統(tǒng)可以通過(guò)FPGA邏輯控制模塊靈活地調(diào)整采樣速率，來(lái)滿足多種信號(hào)不同速率的采樣要求。

2 硬件系統(tǒng)設(shè)計(jì)
2．1 上位機(jī)控制板
本系統(tǒng)采用深圳盛博公司的PC104模塊SCM9022作為上位機(jī)控制系統(tǒng)硬件平臺(tái)，其處理器為英特爾凌動(dòng)N455處理器，使用了1 GB的DDR3內(nèi)存，支持2 GB的SSD和1路SATA接口，支持2個(gè)100 Base-T以太網(wǎng)口，具有8路GPIO接口和6個(gè)串口，4個(gè)USB 2．0接口，標(biāo)準(zhǔn)鼠標(biāo)鍵盤接口，支持18位的LVDS和VGA顯示。SCM9022的硬件資源可以滿足對(duì)所需要采集信號(hào)的處理，用戶可以方便地使用其通用的外設(shè)接口完成必要的人機(jī)交互。上位機(jī)控制板包括了64針腳的雙排單列插針J1和40針腳的雙排單列插針J2，總共104根信號(hào)總線。上位機(jī)控制板是標(biāo)準(zhǔn)的PC104模塊，其尺寸為96 mmx90 mm。當(dāng)工作在8 b數(shù)據(jù)模式下時(shí)，J2的針腳信號(hào)無(wú)效，只有J1針腳有效；當(dāng)工作在16 b數(shù)據(jù)模式下時(shí)，J1和J2所有針腳都有效。在104個(gè)針腳中，包括了16個(gè)數(shù)據(jù)針腳，7個(gè)鎖存地址針腳，20個(gè)地址針腳，32個(gè)控制針腳，14個(gè)地線和電源線，1個(gè)14 MHz的OSC，1個(gè)8 MHz的BCLK。其中，SA[0．．11]為地址總線；SD[0．．7]為數(shù)據(jù)總線；IOR為輸入／輸出接口的讀控制，低電平有效；IOW為輸入／輸出接口的寫控制，低電平有效；DATA為串行數(shù)據(jù)；BALE為地址鎖存信號(hào)；CLK為移位脈沖；SY-CLK為總線時(shí)鐘；IOCHADY為輸入／輸出接口的準(zhǔn)備就緒信號(hào)，該信號(hào)由集電極開路門或三態(tài)門驅(qū)動(dòng)，低電平時(shí)處于無(wú)效狀態(tài)，表示輸入／輸出接口設(shè)備需要將總線的周期延長(zhǎng)。時(shí)序如圖2所示。

2．2 信號(hào)采集板
為了能快速高效保證上位機(jī)控制板與信號(hào)采集板之間的PC104總線數(shù)據(jù)通信，底層的信號(hào)采集板使用了Altera公司的CycloneⅢ系列FPGA芯片EP3C25F256C7N，通過(guò)控制邏輯來(lái)按照PC104總線的時(shí)序進(jìn)行數(shù)據(jù)傳輸。該芯片具有200 Kb邏輯單元、8 Mb嵌入式存儲(chǔ)器以及396個(gè)嵌入式乘法器能夠在控制信號(hào)采集芯片的同時(shí)，將采集的信號(hào)數(shù)據(jù)傳輸給上位機(jī)。需要注意的是，由于PC 104總線的針腳都是5 V電平，而FPGA芯片采用了3．3 V的電平信號(hào)，所以在信號(hào)采集板上使用了74LVH162245芯片對(duì)電平進(jìn)行轉(zhuǎn)換，調(diào)整電氣特性，完成由TTL電平向LVTTL電平的轉(zhuǎn)換，并增強(qiáng)驅(qū)動(dòng)能力。在信號(hào)的采集過(guò)程中，由于外部的多路模擬輸入信號(hào)往往比較微弱，其電平的幅度很小，為了保證A／D轉(zhuǎn)換模塊采集到足夠強(qiáng)的信號(hào)幅度，在信號(hào)采集板中使用了放大器INA103把輸入信號(hào)進(jìn)行調(diào)理放大到0～10 V之間。INA103是由BB公司生產(chǎn)的低功率增益可調(diào)通用儀器放大器，其具有高精度寬帶寬的特點(diǎn)。在增益為100時(shí)，對(duì)應(yīng)的帶寬仍達(dá)到200 kHz。該芯片采用了可調(diào)電阻調(diào)整放大倍數(shù)，具體公式如式(1)所示：
G=1+6 kΩ／R (1)