用于電池測試和化成的雙向同步PWM控制器

　　工作原理

　　圖20. 內(nèi)部框圖

　　ADP1974是一款恒定頻率、電壓模式、同步、PWM控制器，用于DC-DC雙向應(yīng)用。ADP1974設(shè)計用于配合外部高壓FET半橋驅(qū)動器(如ADuM7223)和外部誤差放大器AFE器件(如AD8450/AD8451)使用，以實現(xiàn)電池測試、充電和放電系統(tǒng)。ADP1974具有高輸入電壓范圍、多個外部編程的控制引腳并集成安全特性。在降壓模式下，該器件給電池充電，將電能從輸入電源輸送到輸出。在升壓模式下，該器件給電池放電，將電能從電池輸送到輸入。上述兩種情況下，ADP1974均作為同步控制器工作以實現(xiàn)最大效率。

　　電源引腳

　　ADP1974有兩個電壓源引腳：VIN和VREG。 VIN引腳采用6 V到60 V的外部電源工作，是ADP1974內(nèi)部線性穩(wěn)壓器的電源電壓。利用4.7 μF或更大的陶瓷電容將VIN引腳旁路至地。

　　VREG引腳是內(nèi)部線性穩(wěn)壓器的輸出。 內(nèi)部穩(wěn)壓器產(chǎn)生5 V(典型值)供電軌，其既可用在器件內(nèi)部以偏置控制電路，也可用在外部作為MODE、SYNC、DMAX和FAULT引腳的上拉電壓。 利用1 μF陶瓷電容將VREG引腳旁路至地。當EN為低電平時，VREG禁用;只要VIN高于內(nèi)部UVLO(典型值為5.71 V)且EN為高電平，VREG便有效。

　　采用50 V以上的輸入電壓工作時，建議增加輸入濾波。圖21給出了推薦的濾波器配置。

　　圖21. 輸入電壓大于50 V時的推薦濾波器配置

　　EN/關(guān)斷

　　EN輸入用于啟動或關(guān)閉ADP1974，并且可以采用最高60 V的電壓工作。 EN引腳具有精密使能控制功能。當EN電壓小于1.22 V(典型值)時，ADP1974關(guān)斷，VREG禁用，DL和DH均變?yōu)榈碗娖健?nbsp;當ADP1974關(guān)斷時，VIN電源電流為15 μA(典型值)。 當EN電壓大于1.25 V(典型值)時，ADP1974使能，VREG以斜坡方式變?yōu)? V。

　　除EN引腳外，該器件還可以通過內(nèi)部TSD事件指示的故障條件、VIN上的UVLO條件或FAULT引腳指示的外部故障條件禁用。工作模式從降壓變?yōu)樯龎簳r，需要禁用器件。

　　欠壓閉鎖(UVLO)

　　當輸入電壓低于額定工作范圍時，UVLO功能防止IC開啟，以免進入不良工作模式。當VIN上升時，UVLO不允許ADP1974開啟，除非VIN大于5.71 V(典型值)。當VIN降至5.34 V(典型值)以下時，UVLO禁用器件。UVLO電平具有約370 mV的遲滯，當VIN引腳上的電壓斜坡較慢時，該遲滯可以防止系統(tǒng)不停地開啟和關(guān)閉。

　　軟啟動

　　ADP1974具有可編程軟啟動功能，可防止啟動期間輸出電壓過沖。 通過EN引腳使能ADP1974時，VREG電壓開始上升到5 V。 當VREG達到5 V(典型值)的90%時，5 μA(典型值)內(nèi)部軟啟動電流(ISS)開始給軟啟動電容(CSS)充電，致使SS引腳電壓(VSS)上升。

　　當VSS小于0.52 V(典型值)時，ADP1974開關(guān)控制保持禁用。當VSS達到0.52 V(典型值)時，開關(guān)使能。隨著CSS繼續(xù)充電且VSS上升，PWM占空比逐漸提高，輸出電壓得以線性上升。CSS繼續(xù)充電，VSS上升到內(nèi)部VREG電壓(5 V典型值)。 當COMP設(shè)置的系統(tǒng)占空比小于軟啟動占空比時，外部控制環(huán)路接管ADP1974。軟啟動圖參見圖22。

　　當器件關(guān)斷或檢測到故障時，SS引腳的內(nèi)部1 kΩ有源下拉電阻給CSS放電。

　　圖22. 軟啟動圖

　　MODE引腳控制ADP1974占空比發(fā)生器，在軟啟動期間會影響DL和DH信號。在降壓模式下，DH脈沖啟動導(dǎo)通時間(或第一階段)。在升壓模式下，DL脈沖啟動導(dǎo)通時間。有關(guān)降壓和升壓操作的更多信息，請參見“工作模式”部分。軟啟動期間，ADP1974工作在異步模式，不驅(qū)動同步FET。在關(guān)閉周期中，與低端FET(降壓模式)或高端FET(升壓模式)并聯(lián)的二極管導(dǎo)通電流，直至它達到0或下一周期開始。軟啟動周期完成之后(SS > 4.5 V)，ADP1974切換到完全同步模式。

　　工作模式

　　ADP1974用作同步降壓或升壓控制器。當MODE引腳被驅(qū)動到高電平——高于1.20 V(典型值)閾值時，ADP1974以降壓配置工作，給電池充電。當MODE引腳被驅(qū)動到低電平——低于1.05 V(典型值)閾值時，ADP1974以升壓配置工作。升壓配置適合于電池化成應(yīng)用中的放電情形。各種模式下ADP1974的表現(xiàn)參見圖23和圖24。當使能ADP1974時，連接到VREG引腳的內(nèi)部穩(wěn)壓器也會上電。在VREG上升沿，MODE引腳的狀態(tài)被鎖存，防止工作模式在器件使能時改變。要在升壓和降壓工作模式之間改變，應(yīng)關(guān)斷或禁用ADP1974，調(diào)整MODE引腳以改變工作模式，然后重啟系統(tǒng)。

　　當EN引腳被驅(qū)動到低電平、FAULT引腳被驅(qū)動到低電平或ADP1974由于TSD事件/UVLO條件而禁用時，可以改變工作模式。在FAULT控制信號的上升沿，MODE引腳的狀態(tài)被鎖存，防止工作模式在器件使能時改變。

　　圖23. 升壓配置的驅(qū)動信號圖

　　圖24. 降壓配置的驅(qū)動信號圖

　　PWM驅(qū)動信號

　　ADP1974有兩個5 V邏輯電平輸出驅(qū)動信號DH和DL，其兼容ADuM7223之類的驅(qū)動器。 DH和DL驅(qū)動信號同步接通和關(guān)斷外部驅(qū)動器驅(qū)動的高端和低端開關(guān)。 ADP1974提供電阻可編程的死區(qū)時間，以防DH和DL引腳同時躍遷，如圖25所示。 在DT引腳與地之間連一個電阻以設(shè)置死區(qū)時間。

　　圖25. DH和DL躍遷之間的死區(qū)時間(tDEAD)

　　利用DH和DL引腳驅(qū)動容性負載時，必須將一個20 Ω電阻與容性負載串聯(lián)，以降低接地噪聲并確保信號完整性。

　　外部COMP控制

　　ADP1974 COMP引腳是PWM調(diào)制器比較器的輸入。ADP1974采用電壓模式控制，一個外部誤差放大器(AD8450/AD8451)施加于COMP引腳的誤差信號與內(nèi)部4 V p-p三角波形相比較。隨著負載改變，誤差信號提高或降低。內(nèi)部PWM比較器通過監(jiān)控COMP引腳的誤差信號和內(nèi)部4 V p-p斜坡信號，確定適當?shù)恼伎毡闰?qū)動信號。隨后，內(nèi)部PWM比較器以所確定的占空比通過DH和DL信號驅(qū)動外部柵極驅(qū)動器。

　　COMP引腳的工作電壓范圍是0 V到5.0 V。 如果VCOMP介于0.5 V到4.5 V，ADP1974將相應(yīng)地調(diào)節(jié)DH和DL輸出。如果VCOMP大于4.5 V，ADP1974將以編程的最大占空比(或97%，以較低者為準)操作DH和DL輸出。如果VCOMP小于0.45 V，ADP1974將根據(jù)工作模式以0%占空比操作DH或DL輸出，以100%占空比操作互補的DL或DH輸出。COMP引腳輸入不得超過5.5 V絕對最大額定值。

　　DL和DH信號擺幅是從VREG(5 V典型值)到地。所用的外部FET驅(qū)動器必須具有兼容5 V邏輯信號的輸入控制引腳。

　　峰值限流打嗝實現(xiàn)方案

　　ADP1974實現(xiàn)了峰值打嗝限流特性，電流通過一個檢測電阻在低端FET上測量。 當峰值電感電流超過編程的電流限值并持續(xù)500個連續(xù)時鐘周期(對于100 kHz編程頻率，其典型值為5.2 ms)以上時，就會出現(xiàn)峰值打嗝限流情況。如果過流存續(xù)時間少于500個連續(xù)周期，計數(shù)器將復(fù)位到0。 發(fā)生過流狀況時，SS引腳通過1 kΩ電阻放電，驅(qū)動信號DL和DH在后續(xù)500個時鐘周期中禁用，以便FET冷卻(打嗝模式)。500個時鐘周期到期后，ADP1974通過新的軟啟動周期重啟。

　　圖26顯示了峰值限流保護的限流框圖。

　　圖26. 峰值限流保護的限流框圖

　　限流閾值系根據(jù)所選的模式而在內(nèi)部設(shè)置。 在使用RCL = 20 kΩ(由于有20 μA電流源，其上電壓為400 mV)的降壓或升壓模式下，當RS上的電壓達到100 mV時，它就會觸發(fā)。有關(guān)如何設(shè)置電流限值的更多信息，參見“應(yīng)用信息”部分。

　　負限流檢測(降壓模式)

　　ADP1974檢測降壓模式下電感中的負電流，CL引腳上的比較器設(shè)置為450 mV，如圖27所示。 當?shù)投薋ET中的電流降至限值(RS上的-50 mV)以下時，DL驅(qū)動器立即禁用，這被用作降壓模式下的負電流限值，檢測與正峰值電流的一半等效的電流。

　　圖27. 負限流保護框圖

　　PWM頻率控制

　　FREQ、SYNC和SCFG引腳決定ADP1974 PWM控制所用時鐘信號的來源、頻率和同步。

　　內(nèi)部頻率控制

　　ADP1974頻率可通過連接在FREQ和地之間的外部電阻來編程。頻率設(shè)置范圍是最小值50 kHz到最大值300 kHz。如果SCFG引腳接VREG，迫使VSCFG ≥ 4.53 V(典型值)，或者如果SCFG引腳保持浮空，則SYNC引腳配置為輸出，ADP1974以RFREQ設(shè)置的頻率工作，其從SYNC引腳通過開漏器件輸出。SYNC引腳的輸出時鐘以50%(典型值)占空比工作。 這種配置中，SYNC引腳可將系統(tǒng)中的其他開關(guān)穩(wěn)壓器與ADP1974同步。當SYNC引腳配置為輸出時，SYNC引腳與外部電源之間需要一個外部上拉電阻。ADP1974的VREG引腳可用作該上拉電阻的外部供電軌。

　　外部頻率控制

　　當VSCFG ≤ 0.5 V(典型值)時，SYNC引腳配置為輸入，ADP1974與施加于SYNC引腳的外部時鐘同步，并且ADP1974用作從機。這種同步使得ADP1974能以與系統(tǒng)中其他開關(guān)穩(wěn)壓器或器件相同的開關(guān)頻率和相位工作。ADP1974采用外部時鐘工作時，選擇RFREQ以提供一個接近于但不等于外部時鐘頻率的頻率，詳見“應(yīng)用信息”部分的說明。

　　工作頻率相移

　　當施加于SCFG引腳的電壓為0.65 V < VSCFG < 4.25 V時，SYNC引腳配置為輸入，ADP1974與施加于SYNC引腳的外部時鐘的相移版本同步。要調(diào)整相移，SCFG和地之間應(yīng)放置一個電阻(RSCFG)。對于包含多個開關(guān)電源的系統(tǒng)，該相移可降低輸入電源紋波。

　　最大占空比

　　通過DMAX引腳上的外部電阻(連接在DMAX和地之間)，可將ADP1974的最大占空比編程為0%到97%的任意值。如果DMAX保持浮空、連接到VREG或編程為大于97%的值，則最大占空比為默認值97%。

　　外部故障信號

　　ADP1974配有一個FAULT引腳，當發(fā)生外部故障情況時，它會發(fā)送信號給ADP1974。外部故障信號停止系統(tǒng)的PWM操作，以免損壞應(yīng)用和器件。當一個小于1.05 V(典型值)的電壓施加于FAULT引腳時，ADP1974即被禁用。 在這種狀態(tài)下，DL和DH PWM驅(qū)動信號均被拉低以防止切換，軟啟動電容(CSS)通過1 kΩ電阻放電。 當一個大于1.2 V(典型值)的電壓施加于FAULT引腳時，ADP1974開始切換?？蓪? V至60 V的電壓施加于ADP1974的FAULT引腳。

　　熱關(guān)斷(TSD)

　　ADP1974有一個TSD保護電路。當ADP1974的結(jié)溫達到150°C(典型值)時，熱關(guān)斷即觸發(fā)并禁用切換。在TSD狀態(tài)下，DL和DH信號被拉低，CSS電容放電至地，VREG保持高電平。當結(jié)溫降至135°C(典型值)時，ADP1974重啟應(yīng)用控制環(huán)路。

　　應(yīng)用信息

　　ADP1974有許多可編程特性，針對具體應(yīng)用可優(yōu)化并控制這些特性。ADP1974提供了引腳用于選擇工作模式，控制電流限值，選擇內(nèi)部或外部時鐘，設(shè)置工作頻率、工作頻率相移、死區(qū)時間和最大占空比，以及調(diào)整軟啟動。

　　降壓或升壓選擇

　　要使ADP1974以升壓(循環(huán))模式工作，應(yīng)將一個小于1.05 V(典型值)的電壓施加于MODE引腳。要使ADP1974以降壓(放電)模式工作，應(yīng)將MODE引腳驅(qū)動到大于1.20 V(典型值)的高電平。MODE引腳狀態(tài)只能在以下情況下改變：通過EN引腳關(guān)斷ADP1974，或通過FAULT引腳指示的外部故障條件、TSD事件或UVLO條件禁用該器件。

　　選擇RS以設(shè)置電流限值

　　圖26顯示了峰值限流控制的限流框圖。使用下式設(shè)置電流限值：

　　IPK (mA) = 100 mV/RS (2)

　　其中：

　　IPK為所需的峰值電流限值(單位為mA)。

　　RS為用于設(shè)置峰值電流限值的檢測電阻(單位為Ω)。

　　當ADP1974配置為降壓(充電)工作模式時，內(nèi)部限流閾值設(shè)置為300 mV(典型值)，負谷值限流閾值設(shè)置為450 mV(典型值)。當ADP1974配置為升壓(循環(huán))工作模式時，內(nèi)部限流閾值設(shè)置為500 mV(典型值)。外部電阻(RCL)使電流適當?shù)仄?，以便在降壓和升壓模式下檢測峰值。 RCL值設(shè)置為20 kΩ。工作時，設(shè)置峰值電流的公式如下：

　　降壓(充電)模式：

　　VCL (BUCK) = (ICL) × (RCL) ? (IPK) × (RS) (3)

　　VNC (BUCK) = (ICL) × (RCL) + (IVL (NEG)) × (RS) (4)

　　升壓(循環(huán))模式：

　　VCL (BOOST) = (ICL) × (RCL) + (IPK) × (RS) (5)

　　其中：

　　VCL (BUCK) = 300 mV(典型值)。

　　ICL = 20 μA(典型值)。

　　RCL = 20 kΩ。

　　IPK為峰值電感電流。

　　VNC (BUCK) = 450 mV(典型值)。

　　IVL (NEG)為谷值電感電流。

　　VCL (BOOST) = 500 mV(典型值)。

　　在降壓和升壓兩種工作模式下，ADP1974的峰值電流限值相同。RCL和RS電阻的容差建議為1%或更好。

　　調(diào)整工作頻率

　　如果SCFG引腳接VREG，迫使VSCFG ≥ 4.53 V，或者如果SCFG引腳保持浮空且內(nèi)部連接到VREG，則ADP1974以RFREQ設(shè)置的頻率工作，SYNC引腳以編程設(shè)置的頻率輸出一個時鐘。當VSCFG ≥ 4.53 V時，SYNC引腳的輸出時鐘可用作需要同步的應(yīng)用中的主時鐘。

　　如果VSCFG ≤ 0.5 V，則SYNC引腳配置為輸入，ADP1974用作從機。作為從機，ADP1974與施加于SYNC引腳的外部時鐘同步。如果施加于SCFG引腳的電壓為0.65 V < VSCFG < 4.25 V，并且在SCFG和地之間連接一個電阻，則SYNC引腳配置為輸入，ADP1974與施加于SYNC引腳的外部時鐘的相移版本同步。

　　無論ADP1974是以主機還是從機工作，都要利用上面的公式精心選擇RFREQ。

　　選擇主機的RFREQ

　　當VSCFG ≥ 4.53 V時，ADP1974用作主機。作為主機，ADP1974以外部RFREQ電阻(連接在FREQ和地之間)設(shè)置的頻率工作，并且ADP1974在SYNC引腳上輸出一個編程頻率的時鐘。

　　圖28顯示了RFREQ (MASTER)值與編程開關(guān)頻率的關(guān)系。

　　圖28. RFREQ (MASTER)與開關(guān)頻率(fSET)的關(guān)系