基于ADμC7020的高速誤碼測(cè)試儀
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2．2 硬件設(shè)計(jì)
本文硬件設(shè)計(jì)僅列出Si5040和ADμC7020兩部分的原理圖。
2．2．1 Si5040
Si5040的PINl3和PINl4是參考時(shí)鐘輸入引腳。在此設(shè)計(jì)應(yīng)用中使用Silicon Laboratories公司的SI534四頻晶體振蕩器(XO)，其工作頻率范圍10 MHz～1．4 GHz，RMS抖動(dòng)低于O．3 ps，可提供高線(xiàn)性度的控制電壓及寬范圍的電壓增益選擇，并可以支持PECL、LVDS、CMOS和CML各種電平形式的輸出。
Si5040的通信接口支持I2C和類(lèi)SPI模式。通過(guò)SPSEL(PIN9)來(lái)選擇使用接口的類(lèi)型。當(dāng)SPSEL置低電平時(shí)，使用I2C接口類(lèi)型，PIN25(ser-ial data line，SD)and PIN24(serial clock input，SCK)作為I2C總線(xiàn)的SDA和SCL。當(dāng)SPSEL置高電平時(shí)，使用類(lèi)SPI接口類(lèi)型。
Si5040在發(fā)端和收端都有可編程的碼型模式生成器和檢查器。發(fā)端信道使用TxtpSel寄存器，可配置成PRBS7、PRBS31或者64位用戶(hù)自定義碼型。
Interrupt、RX_LOL和Rx_LOS反映Si5040的工作狀態(tài)。由ADμC7020的I／O口來(lái)采樣其電平邏輯，由此反映Si5040的工作狀態(tài)。
TD+、TD-、TXDOUT+、TXDOUT-和RD+、RD-、RXDIN+、RXDIN-接入SMA頭，信號(hào)為差分CML信號(hào)。
Si5040原理圖如圖2所示。本文引用地址：http://2s4d.com/article/195192.htm
2．2．2 ADμC7020
使用JTAG仿真調(diào)試ADμC7020，其引腳為T(mén)MS、TDI、TCK、TD0、TRST。
使用ADμC7020的兩個(gè)I2C接口。P1．1和P1．2構(gòu)成I2C總線(xiàn)O，ADμC7020作為I2C從機(jī)。上位機(jī)PC作為I2C主機(jī)。P1．3和P1．4構(gòu)成I2總線(xiàn)1，ADμC7020作為I2C主機(jī)，Si5040作為I2C從機(jī)。
P0．6、P0．4和P0．5引腳作為輸入腳測(cè)試Si5040的狀態(tài)RX LOS、RX LOK和Interrupt。
P1．4、P1．5、P1．6、P1．7和P4．2引腳控制測(cè)試待測(cè)XFP模塊的各種狀態(tài)。
ADC0、ADC1和ADC2測(cè)量誤碼測(cè)試系統(tǒng)中有關(guān)電壓值+5 V、+3．3 V和+1．8 V的各電壓通道上的總電流值。
ADC3、ADC4和ADC12測(cè)量誤碼測(cè)試系統(tǒng)中XFP模塊的電壓值+5 V、+3．3 V和+1．8 V。
跳線(xiàn)接地時(shí)即P0．0接地，同時(shí)Flash 0x14地址的內(nèi)容為0xFFFFFFFF時(shí)，在兩個(gè)條件同時(shí)滿(mǎn)足時(shí)，在ADμC7020復(fù)位時(shí)可自動(dòng)進(jìn)入Bootlo-ader程序(即在系統(tǒng)中編程ISP)，這樣可以不使用JTAG仿真器，以方便誤碼測(cè)試儀的ADμC7020的Firmware在線(xiàn)升級(jí)換代。
ADμC7020部分原理圖如圖3所示。
評(píng)論