一種多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

工業(yè)現(xiàn)場(chǎng)因?yàn)榄h(huán)境復(fù)雜，實(shí)時(shí)性要求高，常常需要對(duì)一處或多處重要位置同時(shí)進(jìn)行監(jiān)控，且能夠在需要時(shí)切換其中一幅畫面全屏顯示。這就要求設(shè)計(jì)一種實(shí)時(shí)視頻監(jiān)控系統(tǒng)，既能夠滿足工業(yè)現(xiàn)場(chǎng)應(yīng)用的特殊環(huán)境，具有體積小、功耗低、可定制的特點(diǎn)，又能夠?qū)Χ帱c(diǎn)進(jìn)行同時(shí)采集和同屏顯示以及對(duì)其中的一路進(jìn)行切換。

　　國(guó)內(nèi)現(xiàn)有的視頻監(jiān)控方案一般是采用CCD攝像頭
攝像頭

　　攝像頭是一種輸入器件，是用來(lái)組成電腦或其他機(jī)器的視覺(jué)系統(tǒng)的重要部件。攝像頭如今已成為人們?nèi)粘贤?，視頻會(huì)議，安防監(jiān)控和遠(yuǎn)程醫(yī)療等活動(dòng)不可或缺的器材之一。 [全文]

+視頻解碼芯片（如SAA7113H／ADV7181B）+FPGA
FPGA
　　現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA, Field Programmable Gate Array），是一個(gè)含有可編輯元件的半導(dǎo)體設(shè)備，可供使用者現(xiàn)場(chǎng)程式化的邏輯門陣列元件。FPGA是在PAL、GAL、CPLD等可編輯器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 [全文]

／CPLD+DSP
DSP
　　dsp是digital signal processor的簡(jiǎn)稱，即數(shù)字信號(hào)處理器。它是用來(lái)完成實(shí)時(shí)信號(hào)處理的硬件平臺(tái)，能夠接受模擬信號(hào)將其轉(zhuǎn)換成二進(jìn)制的數(shù)字信號(hào)，并能進(jìn)行一定形式的編輯，還具有可編程性。由于強(qiáng)大的數(shù)據(jù)處理能力和快捷的運(yùn)行速度，dsp在信息科學(xué)領(lǐng)域發(fā)揮著越來(lái)越大的作用。 [全文]

的模式實(shí)現(xiàn)，其中視頻解碼芯片用來(lái)對(duì)CCD攝像頭采集的模擬信號(hào)進(jìn)行AD轉(zhuǎn)換，F(xiàn)PGA／CPLD對(duì)數(shù)據(jù)采集進(jìn)行控制，DSP最終對(duì)數(shù)據(jù)進(jìn)行處理。這種方法開(kāi)發(fā)周期長(zhǎng)，成本高，且可更改性差。

　　本文介紹的系統(tǒng)主要由兩片Altera公司的CycloneⅡ系列的EP2C8Q20818和飛利浦公司的視頻解碼芯片SAA7113H以及外存儲(chǔ)器
存儲(chǔ)器

　　存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，有了存儲(chǔ)器，計(jì)算機(jī)才有記憶功能，才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。 [全文]

件SRAM等組成。兩片F(xiàn)PGA分別完成前端圖像的采集和后端數(shù)據(jù)的處理，視頻解碼芯片完成模擬信號(hào)向數(shù)據(jù)信號(hào)的轉(zhuǎn)換，存儲(chǔ)器件在FPGA的控制下起到數(shù)據(jù)緩存作用。

　　1 系統(tǒng)描述

　　系統(tǒng)主要分為采集模塊、解碼模塊、數(shù)據(jù)格式轉(zhuǎn)換模塊、存儲(chǔ)模塊、UART模塊和LCD／VGA顯示模塊
顯示模塊

　　用于顯示數(shù)據(jù)的模塊。 [全文]

，如下圖1所示。四片視頻解碼芯片在FPGA1的控制下通過(guò)I2C總線
總線
　　總線是將信息以一個(gè)或多個(gè)源部件傳送到一個(gè)或多個(gè)目的部件的一組傳輸線。通俗的說(shuō)，就是多個(gè)部件間的公共連線，用于在各個(gè)部件之間傳輸信息。人們常常以MHz表示的速度來(lái)描述總線頻率。 [全文]

完成配置和初始化過(guò)程，輸出8位與CCIR656兼容的YCrCb 4：2：2格式的視頻數(shù)據(jù)，同時(shí)還包括行同步HS、場(chǎng)同步VS和奇偶場(chǎng)RTS0等信號(hào)。由于顯示終端支持的是標(biāo)準(zhǔn)的RGB格式的數(shù)據(jù)，所以要對(duì)視頻解碼芯片輸出的YCrCb 4：2：2格式數(shù)據(jù)進(jìn)行轉(zhuǎn)換。經(jīng)轉(zhuǎn)換所得的RGB數(shù)據(jù)在FPGA2的控制下，配合相應(yīng)的時(shí)序信號(hào)，截取要顯示的有效的640x480個(gè)像素，乒乓存入兩個(gè)SRAM中，并最終在：LCD ／VGA顯示模塊的控制下將數(shù)據(jù)顯示在屏幕上。UART通訊模塊集成在FPGA里，通過(guò)PC機(jī)的串口
串口
　　串口是計(jì)算機(jī)上一種非常通用的設(shè)備通信協(xié)議，大多數(shù)計(jì)算機(jī)包含兩個(gè)基于RS232的串口。串口同時(shí)也是儀器儀表設(shè)備的通信協(xié)議，并可用于獲取遠(yuǎn)程采集設(shè)備的數(shù)據(jù)。 [全文]

發(fā)送相應(yīng)的控制命令，F(xiàn)PGA接收后切換相應(yīng)通道的畫面。

圖1 系統(tǒng)結(jié)構(gòu)圖