基于Microblaze軟核FSL總線的門光子計(jì)數(shù)器設(shè)計(jì)與實(shí)

摘要：門光子計(jì)數(shù)器是量子光學(xué)實(shí)驗(yàn)中單光子探測(cè)常用的數(shù)據(jù)采集設(shè)備，用于收集單光子探測(cè)器探測(cè)到的單個(gè)光子信號(hào)。由于不同的場(chǎng)合需要用到不同的計(jì)數(shù)模式，商用的計(jì)數(shù)器往往難以滿足具體的需求，或者造成采集效率低下。系統(tǒng)采用的是一種基于MicroBlaze系統(tǒng)FSL總線的可擴(kuò)展計(jì)數(shù)器設(shè)計(jì)架構(gòu)，該架構(gòu)能夠靈活的添加不同的計(jì)數(shù)功能，并通過統(tǒng)一的FSL總線和Microblaze CPU與PC通信。在該架構(gòu)的基礎(chǔ)上實(shí)現(xiàn)了針對(duì)量子單自旋調(diào)控實(shí)驗(yàn)中常用的計(jì)數(shù)模式。系統(tǒng)所采用的設(shè)計(jì)和實(shí)現(xiàn)方式可以推廣到其他光子計(jì)數(shù)需求中，并具有較低的設(shè)計(jì)和生產(chǎn)成本。
關(guān)鍵詞：計(jì)數(shù)器；Microblaze；FSL

0 引言
光學(xué)領(lǐng)域尤其是量子光學(xué)領(lǐng)域的實(shí)驗(yàn)常常需要進(jìn)行單個(gè)相干光子的探測(cè)用于實(shí)現(xiàn)實(shí)驗(yàn)數(shù)據(jù)的采集。一般常用的配置是一個(gè)單光子探測(cè)器加上一個(gè)門光子計(jì)數(shù)器，其前端的單光子探測(cè)器用來收集光子信號(hào)，每探測(cè)到一個(gè)光子產(chǎn)生一個(gè)TTL脈沖，后端的門光子計(jì)數(shù)器用來記錄該TTL上升沿?cái)?shù)目并且與PC等其他器件通信或者同步。APD的工作方式相對(duì)簡(jiǎn)單，而門光子計(jì)數(shù)器則由于具體實(shí)驗(yàn)需求不同而要求不同的工作方式，很難有一種通用的計(jì)數(shù)模式能夠滿足各種情況的需求。由于成本限制，功能固定的計(jì)數(shù)器往往因?yàn)闆]有廣闊的市場(chǎng)而造成價(jià)格很高。另一方面，工業(yè)和科研界購買的商用計(jì)數(shù)器往往無法滿足自己的具體需求而導(dǎo)致工作效率低下，甚至無法滿足要求。
所謂門光子計(jì)數(shù)器就是針對(duì)單自旋量子調(diào)控實(shí)驗(yàn)研究中對(duì)單個(gè)光子探測(cè)的需求所研制的。單自旋量子調(diào)控是對(duì)晶體中的缺陷，如量子點(diǎn)和金剛石色心進(jìn)行控制，其信號(hào)讀出一般是通過自旋發(fā)生的單個(gè)光子進(jìn)行探測(cè)實(shí)現(xiàn)的。在此類實(shí)驗(yàn)中常用的技術(shù)有三種：門光子計(jì)數(shù)、定時(shí)計(jì)數(shù)和相關(guān)函數(shù)測(cè)量。文中所述的系統(tǒng)建立了一種可擴(kuò)展的通信和控制架構(gòu)能夠添加不同方式的計(jì)數(shù)功能。

1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)
整體系統(tǒng)結(jié)構(gòu)示意圖如圖1所示，通過PC機(jī)的以太網(wǎng)口實(shí)現(xiàn)與計(jì)數(shù)系統(tǒng)的數(shù)據(jù)通訊與命令傳輸，PC機(jī)將工作模式選擇等命令通過網(wǎng)口向系統(tǒng)發(fā)送，而系統(tǒng)將在不同模式下的計(jì)數(shù)值及計(jì)數(shù)狀態(tài)等數(shù)據(jù)通過網(wǎng)口發(fā)送到PC機(jī)，交由PC機(jī)對(duì)數(shù)據(jù)進(jìn)行處理。系統(tǒng)的主芯片采用Xilinx的SPARTAN 3E系列的XC3S500E。系統(tǒng)的光子計(jì)數(shù)輸入由兩個(gè)BNC接口引入，這兩個(gè)接口可以由FPGA進(jìn)行配置，使光子計(jì)數(shù)器以不同的模式進(jìn)行工作。系統(tǒng)的固件燒寫在FLASH芯片內(nèi)，SDRAM提供了大容量存儲(chǔ)空間，用于運(yùn)行時(shí)裝載Microblaze軟核代碼、計(jì)數(shù)應(yīng)用代碼以及存儲(chǔ)計(jì)數(shù)的數(shù)據(jù)。

系統(tǒng)以FPGA為處理中心，實(shí)現(xiàn)各種工作模式，其功能框圖如圖2所示。功能模塊主要包括軟核Microblaze、對(duì)外部存儲(chǔ)器的接口MPMC、以及需要設(shè)計(jì)實(shí)現(xiàn)的Counterpulse IP核。在Counterpulse IP核與處理器軟核之間，采用了FSL總線進(jìn)行連接，實(shí)現(xiàn)由Microbalze對(duì)Counterpu-lse核的配置，以及由Counterpulse核到Microblaze的數(shù)據(jù)傳輸。

系統(tǒng)工作時(shí)，由Microblaze軟核通過網(wǎng)口接收由PC機(jī)發(fā)送來的命令，根據(jù)命令，通過一路FSL總線對(duì)光子計(jì)數(shù)IP核進(jìn)行工作模式的選擇和配置。計(jì)數(shù)IP核對(duì)外部計(jì)數(shù)源進(jìn)行計(jì)數(shù)，計(jì)數(shù)的結(jié)果和狀態(tài)數(shù)據(jù)通過另一路FSL總線發(fā)送到Microblaze軟核，由Microblaze軟核將該數(shù)據(jù)在DDRRAM內(nèi)進(jìn)行緩沖，并通過網(wǎng)口將這些數(shù)據(jù)最終發(fā)送給PC機(jī)，由PC機(jī)進(jìn)行分析處理。
系統(tǒng)有三種工作模式：模式一：使能計(jì)數(shù)，使能信號(hào)有效時(shí)(高電平有效)，對(duì)光子計(jì)數(shù)輸入的計(jì)數(shù)脈沖信號(hào)進(jìn)行計(jì)數(shù)；模式二：定周期計(jì)數(shù)，根據(jù)設(shè)定的計(jì)數(shù)周期，對(duì)光子計(jì)數(shù)輸入的計(jì)數(shù)脈沖信號(hào)進(jìn)行計(jì)數(shù)；模式三：?jiǎn)?dòng)和停止信號(hào)分開的計(jì)時(shí)，根據(jù)輸入的計(jì)數(shù)啟動(dòng)信號(hào)和計(jì)數(shù)停止信號(hào)(均為上升沿有效)，進(jìn)行以系統(tǒng)基頻為基準(zhǔn)的計(jì)時(shí)，以實(shí)現(xiàn)函數(shù)測(cè)量。