使用Eye Doctor II工具分析解決測(cè)試著色難題

在信號(hào)完整性測(cè)試中，由于探測(cè)點(diǎn)受限引入的傳輸線延遲，及芯片的寄生參數(shù)，會(huì)導(dǎo)致測(cè)試波形在邊沿上有臺(tái)階或回溝。這種因測(cè)試引入的這種差異叫做測(cè)試著色，測(cè)試著色引入的信號(hào)質(zhì)量問(wèn)題一般不用解決，但如何分辨測(cè)試著色是一個(gè)難題。

LeCroy公司高級(jí)信號(hào)完整性分析軟件包Eye Doctor II提供的VP@RCVR（接收端虛擬探測(cè)）功能可以非常方便地利用大家所熟悉的端接模型對(duì)這種測(cè)試難題進(jìn)行分析，能夠簡(jiǎn)單快速的分辨測(cè)試著色問(wèn)題，提高硬件調(diào)試效率。

測(cè)試著色案例

如下波形可以看到該時(shí)鐘信號(hào)邊沿出現(xiàn)回溝，這種現(xiàn)象隨著信號(hào)速率變高而越來(lái)越普遍，如何分析這種現(xiàn)象？我們可以通過(guò)仿真驅(qū)動(dòng)芯片模型和電路拓?fù)洌瑱z查PCB中參考平面的完整性、信號(hào)走線的間距來(lái)排除設(shè)計(jì)問(wèn)題。如何進(jìn)一步驗(yàn)證分析是否是測(cè)試著色引入的？是否真正滿足芯片的指標(biāo)要求？

下面以該問(wèn)題作為案例介紹分析過(guò)程。

反射的基本原理分析

單端的時(shí)鐘信號(hào)以及邊緣敏感信號(hào)，常用源端串阻來(lái)吸收反射。這種拓?fù)湓O(shè)計(jì)理想狀況下，源端反射系數(shù)為0，負(fù)載端的反射系數(shù)為1。

驅(qū)動(dòng)信號(hào)的快慢t_rise對(duì)V_pkg和V_die的影響：

根據(jù)傳輸線的反射原理，當(dāng)信號(hào)上升時(shí)間大于兩倍傳輸線延遲時(shí)，則在信號(hào)躍遷完成之前，信號(hào)探測(cè)點(diǎn)處會(huì)先完成發(fā)射疊加。因此當(dāng)上升時(shí)間小于兩倍的傳輸線時(shí)延（TD）時(shí)，上升時(shí)間將對(duì)波形產(chǎn)生嚴(yán)重的影響。

C_die的大小對(duì)V_pkg和V_die的影響：

而在實(shí)際系統(tǒng)中，幾乎沒(méi)有負(fù)載為純電阻的情況，比如：CMOS門(mén)電路的輸入大多是呈容性的，而封裝的焊接線和框架則是感性的。當(dāng)傳輸線端接為容性負(fù)載時(shí)，驅(qū)動(dòng)器和負(fù)載處的波形將與典型的傳輸線相應(yīng)波形完全不同。本質(zhì)上，電容是一種與時(shí)間有關(guān)的負(fù)載，當(dāng)信號(hào)剛到達(dá)電容時(shí)，電容可看作短路負(fù)載，對(duì)應(yīng)的反射系數(shù)為-1；電容充滿電后，可看作開(kāi)路負(fù)載，對(duì)應(yīng)的反射系數(shù)為1。

L_pkg的大小對(duì)V_pkg和V_die的影響：

當(dāng)傳輸線上的電氣通路中出現(xiàn)串聯(lián)電感時(shí)，該電感同樣是與時(shí)間有關(guān)的負(fù)載。當(dāng)電路中剛加上一個(gè)階躍電壓時(shí)，電感幾乎沒(méi)有電流流過(guò)，這會(huì)反射系數(shù)為1。電感的大小決定反射系數(shù)1能保持多長(zhǎng)時(shí)間，如果電感足夠大，信號(hào)幅度將會(huì)倍增。此后電感釋放能量，其放電速度取決于LR電路的時(shí)間常數(shù)t=L/Z0(Z0為傳輸線阻抗)。

上一頁(yè) 1 2 下一頁(yè)