高速FPGA系統(tǒng)的信號完整性測試和分析
加入技術(shù)交流群
高速串行數(shù)據(jù)（NRZ編碼）提供一般為數(shù)據(jù)率，其最高的基頻為比特率的一半。即假設(shè)給定一個(gè)NRZ編碼的串行信號，碼型為時(shí)鐘碼型（即傳輸?shù)臄?shù)據(jù)為1－0－1－0－1），從頻域的角度觀測該信號，它成為一個(gè)基波為數(shù)據(jù)率一半的方波信號，這個(gè)時(shí)鐘碼型是數(shù)據(jù)變化最快的情況。以泰克TDS6154C 大于15GHz帶寬的實(shí)時(shí)示波器為例，它可以測試保留6.25Gb/s (2×XAUI)信號的五次諧波，以及10Gb/s (XFI)信號的三次諧波。下表列出了不同的高速串行總線在不同測試精度要求下對示波器帶寬的要求。本文引用地址：http://2s4d.com/article/192023.htm
當(dāng)示波器系統(tǒng)不能提供足夠的系統(tǒng)帶寬時(shí)，它會(huì)衰減對高速信號的高次諧波分量。測試結(jié)果除了引入由于示波器帶寬不足導(dǎo)致的碼間干擾（ISI），電壓幅度的異常（過沖和衰減），還會(huì)導(dǎo)致抖動(dòng)量過大，最終眼圖模板測試的錯(cuò)誤或者測試容限的減小，無法真正反映信號完整性問題。圖3 分別是泰克TDS6154C 15GHz帶寬和傳統(tǒng)DSO 13GHz帶寬實(shí)時(shí)示波器對一個(gè)FPGA器件提供的的6.25Gb/s高速數(shù)據(jù)進(jìn)行的眼圖測試結(jié)果比較。圖中上半部分顯示的眼圖有很好的對稱性，上升和下降時(shí)間更快，信號抖動(dòng)量很小，真實(shí)的反映信號的真實(shí)特性。
由于13GHZ的DSO示波器系統(tǒng)帶寬不足，無法捕獲信號的五次諧波分量，圖中下半部分的測試結(jié)果反映出眼圖上升時(shí)間過慢；同時(shí)測試的眼圖還存在明顯的過沖和震鈴，測試儀器導(dǎo)致的抖動(dòng)也掩蓋的信號的真正抖動(dòng)大小。
圖3 高速串行數(shù)據(jù)測試比較（上圖為泰克TDS6154C示波器測試結(jié)果）
3.2 示波器高速采集內(nèi)存的要求
當(dāng)使用實(shí)時(shí)示波器對于FPGA信號進(jìn)行信號完整性測試時(shí)，利用一次采集的數(shù)據(jù)構(gòu)建眼圖，所以除了示波器硬件帶寬和高速采樣率外，采集的數(shù)據(jù)量的大小非常關(guān)鍵，這樣對示波器的高速采集內(nèi)存就有了更高的要求。下圖是在高采樣率下，不同高速內(nèi)存容量下一次捕獲的數(shù)據(jù)量的大小。
當(dāng)對FPGA的高速信號進(jìn)行抖動(dòng)測試時(shí)，高速內(nèi)存長度不僅決定了一次抖動(dòng)測試中樣本數(shù)的多少，還決定了示波器能夠測試的抖動(dòng)頻率范圍。針對信號中的各種低頻抖動(dòng)干擾源，高速采集內(nèi)存長度是示波器進(jìn)行低頻抖動(dòng)測試的關(guān)鍵。下表顯示的為20GSa/s高采樣率下，不同內(nèi)存長度分析抖動(dòng)頻率范圍的大小。
傳統(tǒng)高性能示波器設(shè)計(jì)構(gòu)架采用將高速采集前端（多達(dá)80顆ADC）和高速內(nèi)存在物理上用一顆SOC芯片實(shí)現(xiàn)，由于有太多功能在一個(gè)芯片內(nèi)部實(shí)現(xiàn)，導(dǎo)致片內(nèi)高速內(nèi)存容量的限制（在20GS/s下小于1M），無論是對于高速串行數(shù)據(jù)的眼圖測試還是對于時(shí)鐘信號的抖動(dòng)測試，都存在很大的限制，并且日后無法對內(nèi)存擴(kuò)展升級。
為了彌補(bǔ)這種設(shè)計(jì)結(jié)構(gòu)的缺陷，這類示波器會(huì)采用在芯片外部添加低速存儲(chǔ)器彌補(bǔ)片內(nèi)高速內(nèi)存的限制，但外部存儲(chǔ)器不能在高采樣率下工作，一般只能提供2GS/s，樣點(diǎn)間隔500ps，由于絕大多數(shù)信號邊沿速度都在皮秒級，2GS/s無法在信號邊沿采集足夠樣點(diǎn)，甚至出現(xiàn)會(huì)出現(xiàn)混疊，所以它無法提供有意義的眼圖和抖動(dòng)測試結(jié)果。
評論