基于DDS技術(shù)三相功率可控PWM信號的FPGA實(shí)現(xiàn)

圖1中的信號為作為比較的基準(zhǔn)信號。信號的頻率為149．7kHz，峰峰值2．32V，正頻寬3．344μs，即占空比為50％。信號進(jìn)行調(diào)幅、調(diào)頻及調(diào)相后如圖5所示，峰峰值為2．40V，步進(jìn)增量為80mV；頻率調(diào)為150．1 kHz，步進(jìn)增量為0．4kHz；正頻寬3．40 μs，占空比為51％；調(diào)相效果如圖6所示，相位調(diào)節(jié)為2．16°。
測試設(shè)備為Tektronix TDS2024型的數(shù)字存儲示波器。排除測試過程的誤差，結(jié)果調(diào)制波形有較高的精度，基本達(dá)到了設(shè)計(jì)要求。

3 結(jié)論
基于FPGA實(shí)現(xiàn)的DDS的方法結(jié)合了FPGA及DDS的特點(diǎn)和優(yōu)勢，非常適用于產(chǎn)生頻率、相位、占空比可調(diào)的信號，這恰好是PWM信號所需求的。目標(biāo)系統(tǒng)實(shí)現(xiàn)了高精度、高分辨率的任意頻率的三相PWM信號發(fā)生器的設(shè)計(jì)，在實(shí)測中取得了較好的效果。