基于FPGA的電臺接口轉(zhuǎn)換模塊設(shè)計

摘要：目前市場上電臺接口轉(zhuǎn)換模塊大多都采用模擬電路，其帶來穩(wěn)定性差，工藝復(fù)雜等缺陷。通過采用數(shù)字信號處理技術(shù)來處理信號通信，提高信號的傳輸速率和降低傳輸?shù)恼`碼率，并提高系統(tǒng)的穩(wěn)定性，節(jié)省信道資源。這里采用FPGA作為核心芯片來設(shè)計和開發(fā)，利用DSP Builder來仿真FFT實驗，用OuartusⅡ軟件開發(fā)設(shè)計此接口轉(zhuǎn)換模塊，最終獲得的模塊電路系統(tǒng)穩(wěn)定，PTT信號更純凈。
關(guān)鍵詞：FFT；FIR；Cordic算法；穩(wěn)定處理

一般來說，無線電臺通信采用半雙工通信方式，一方在發(fā)送話音信號的同時，不能接收另一方的話音信號。因此電臺的通信接口分為兩部分，一部分為話音信號接口，用于發(fā)送接收話音，另一部分為PTT控制信號接口，用于控制電臺的發(fā)送接收狀態(tài)。然而，目前有許多通信設(shè)備，如民航、海事、鐵路交通的內(nèi)部通信以及應(yīng)急通信等，為了實現(xiàn)電臺的遠程遙控，并且節(jié)省信道資源，將PTT控制信號調(diào)制成已知的單頻信號與話音信號一起發(fā)送，確保PTT控制信號傳輸?shù)目煽啃?。?dāng)內(nèi)通設(shè)備與電臺直接相連時，接口不兼容。因此需要設(shè)計一種電臺接口轉(zhuǎn)換模塊，能夠?qū)晤l信號與話音信號分離開來，實現(xiàn)電臺與內(nèi)通設(shè)備的通信。
現(xiàn)代的大規(guī)模FPGA既能處理過去DSP處理器領(lǐng)域的功能，同時又大大地降低專用集成電路方案的風(fēng)險和前期成本，因此采用FPGA作為核心芯片和先進的數(shù)字信號處理技術(shù)來開發(fā)將為開發(fā)帶來諸多的優(yōu)勢。

1 設(shè)計原理
基于FPGA的電臺接口轉(zhuǎn)換模塊是基于數(shù)字信號處理技術(shù)，將設(shè)備的話音信號通過模／數(shù)轉(zhuǎn)換器轉(zhuǎn)化為數(shù)字信號傳輸?shù)捷斎刖彌_區(qū)，數(shù)字話音信號一方面經(jīng)過FIR(Finite Impulse Response)帶阻濾波器，濾除某一已知的單頻信號，發(fā)送到輸出緩沖區(qū)，再通過數(shù)模轉(zhuǎn)換器轉(zhuǎn)化為話音信號，傳輸給電臺；另一方面，通過時頻變換、閾值檢測以及穩(wěn)定處理三個步驟，檢測出單頻信號，據(jù)此產(chǎn)生PTT(Push-to-Talk)控制信號輸出，其接口轉(zhuǎn)換模塊功能框圖如圖1所示。

2 FFT處理器設(shè)計
在Altera可編程邏輯器件中數(shù)字信號處理系統(tǒng)設(shè)計需要能夠同時具有高速運算以及硬件語言描述的開發(fā)工具。Altera DSP Builder集成了這些工具。Altera公司的DSP Builder大大縮短了DSP開發(fā)周期，在友好開發(fā)環(huán)境里它能幫助使用者生成一個有關(guān)DSP設(shè)計的高級硬件描述語言。IP中的FFT MegaCore function是一個具有良好性能，高度參數(shù)化的快速傅里葉變換的進程。該設(shè)計采用DSP Builder模型這個共享開發(fā)平臺中的Megacore functions完成FFT處理器和FIR陷波濾波器的設(shè)計。
I／O數(shù)據(jù)流結(jié)構(gòu)的設(shè)計如下：
在FFT MegaCore宏功能模塊中主要的參數(shù)指標(biāo)就是數(shù)據(jù)流相應(yīng)的時序規(guī)則，下面簡要介紹一下流結(jié)構(gòu)的時序原理圖，如圖2所示。

在圖2中，sink_valid是FFT模塊的輸出信號，它表示FFT處理器是否做好接收數(shù)據(jù)的準(zhǔn)備。sink_ready和sink_valid都處于高位時，F(xiàn)FT開始運行，等待sink_sop信號置位開始輸入數(shù)據(jù)，只要這兩個信號中任一個信號置低位，就表明FFT還未準(zhǔn)備好，F(xiàn)FT將處于等待狀態(tài)，直到這兩個信號都處于高位才開始運行。sink_sop是一幀信號傳輸?shù)钠鹗夹盘?，sink_eop表示一幀信號傳輸結(jié)束信號。