基于FPGA的電臺接口轉(zhuǎn)換模塊設(shè)計(jì)
加入技術(shù)交流群
3 FIR陷波濾波器的設(shè)計(jì)
窗函數(shù)設(shè)計(jì)法在設(shè)計(jì)常用FIR數(shù)字濾波器中有非常廣泛的應(yīng)用，正確的選擇窗函數(shù)可以提高所設(shè)計(jì)的數(shù)字濾波器的性能，或者在滿足技術(shù)指標(biāo)的條件下，減少FIR數(shù)字濾波器的階數(shù)。窗函數(shù)設(shè)計(jì)法主要目標(biāo)是獲得最窄的主瓣寬度和盡可能大的旁瓣衰減。若阻帶衰減不高，則濾除不干凈，衰減過高，可能將有用信號也一并濾除。據(jù)資料可知，矩形窗、漢寧窗的阻帶衰減很低，海明窗較好一點(diǎn)，布萊克曼窗應(yīng)該是最恰當(dāng)?shù)摹?br /> 圖3是加布萊克曼窗后的陷波濾波器，采用Matlab工具產(chǎn)生，橫坐標(biāo)為頻率范圍，縱坐標(biāo)為各頻率點(diǎn)上的幅度。本文引用地址：http://2s4d.com/article/191203.htm
由圖3可知，陷波濾波器在頻率為2 kHz的地方幅度最低，達(dá)-60 dB，其過渡帶寬200 Hz，大體上能滿足設(shè)計(jì)的需求。
4 Cordic算法實(shí)現(xiàn)求模
目前實(shí)現(xiàn)Cordic算法主要有兩種基本的結(jié)構(gòu)：較為簡潔的狀態(tài)機(jī)和高速全流水線處理器。在此采用高速全流水線處理器。在流水線結(jié)構(gòu)中，各階段數(shù)據(jù)處理不影響后面數(shù)據(jù)的輸入，在每個時鐘周期到來是將各階段的數(shù)據(jù)不斷前移，后面的數(shù)據(jù)不斷輸入，猶如一個FIFO緩沖期，在每個時鐘周期到來時地址不斷向前移一位，后來的數(shù)據(jù)不斷的往里輸，在各時鐘周期不同地址間數(shù)據(jù)不會相互影響。這就保證了實(shí)時系統(tǒng)的數(shù)據(jù)能不斷地流入而不會導(dǎo)致沖突。圖4所示為5級迭代快速Cordic流水線結(jié)構(gòu)：
如圖5所示，采用QuartusⅡ的SignalTap采集的數(shù)據(jù)，經(jīng)計(jì)算其準(zhǔn)確率高達(dá)98％以上，能夠滿足設(shè)計(jì)的需求。根據(jù)圖5所示計(jì)算mmsource_ exp信號，此信號是指數(shù)修正信號，是有符號型，將其轉(zhuǎn)換成十進(jìn)制數(shù)的-2。先計(jì)算頭二組mmsource_real信號和mmource_imag信號數(shù)據(jù)。它們也是有符號數(shù)，因此將其轉(zhuǎn)化為十進(jìn)制數(shù)，轉(zhuǎn)換結(jié)果為{-1，-80；-2，-17；-11，-53；26，-51}，而根據(jù)Cordic算法得出的結(jié)果從圖5中讀出，依次為{5 209；1 113；3 517；3 723}。而實(shí)際經(jīng)模修改后得到的標(biāo)準(zhǔn)值分別為{5 120；1 088；5 317；3 648}。
評論