直接數字頻率合成器的PFGA實現

摘要：系統(tǒng)采用Xilinx公司生產的型號為XC3S200的FPGA芯片和Maxim公司生產的型號為MAX5885的專用D／A芯片，利用直接數字頻率合成技術，通過Xilinx公司的ISE 9．2開發(fā)軟件，完成DDS核心部分即相位累加器和ROM查找表的設計?？傻玫较辔贿B續(xù)、頻率可變的信號。經過電路設計和模塊仿真，驗證了設計的正確性。由于FPGA的可編程性，使得修改和優(yōu)化DDS的功能非?？旖?。
關鍵詞：FPGA；直接數字頻率合成；數／模轉換器；ISE 9．2

0 引言
1971年，美國學者Joseph Tierney等三人提出了基于全數字技術，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理，稱之為直接數字頻率合成器(Drect Digital Synthesis，DDS)。這是頻率合成技術的一次重大革命，與第二代基于鎖相環(huán)頻率合成技術相比，DDS具有頻率切換時間短、頻率分辨率高、相位可連續(xù)變化和輸出波形靈活等優(yōu)點。因此，廣泛應用于教學科研、通信、雷達、自動控制和電子測量等領域。隨著DDS技術的不斷發(fā)展完善，近幾年來，其應用范圍已經擴展到宇航、遙控遙測、儀器儀表等各項電子領域。
雖然現在市場上有許多專用的DDS芯片，但控制方式卻是相對固定的，因此不一定是所需要的。現場可編程門陣列(Field Programmable Gate Array，FPGA)器件具有速度快、集成度高和現場可編程的優(yōu)點，因而在數字處理中得到廣泛應用，越來越得到硬件電路設計工程師的青睞。因此，利用FPGA的這些特性，則可根據需要方便的實現各種比較復雜的調頻、調相和調幅功能。

1 DDS結構原理
DDS是一種從相位概念出發(fā)直接合成所需波形的數字頻率合成技術，主要通過查找波形表實現。由奈奎斯特抽樣定理可知，當抽樣頻率大于被抽樣頻率的2倍時，通過抽樣得到的數字信號可通過一個低通濾波器還原成原來的信號。
DDS的工作原理為：在參考時鐘的驅動下，相位累加器對頻率控制字進行線性累加，得到的相位碼對波形存儲器尋址，使之輸出相應的幅度碼，經過模／數轉換器得到相應的階梯波，最后再使用低通濾波器對其進行平滑，得到所需頻率的平滑連續(xù)的波形，其結構如圖1所示。

相位累加器由N位加法器和N位累加寄存器級聯構成。每經過一個時鐘脈沖fclk，加法器就將頻率控制字與累加寄存器輸出的累加相位數據相加，把相加后的結果送至累加寄存器的數據輸入端。相位累加器輸出的數據就是合成信號的相位，相位累加器的溢出頻率就是DDS的輸出信號頻率。用相位累加器輸出數據作為波形存儲器(ROM)的相位取樣地址，這樣就可以把存儲在波形存儲器內的波形抽樣值(二進制編碼)經查找表查出，完成相位到幅度的轉換。
DDS模塊的輸出頻率是系統(tǒng)工作頻率、相位累加器比特數N以及頻率控制字三者的一個函數，其數學關系由式(1)給出。

它的頻率分辨率，即頻率的變化間隔為K／2N。
2 系統(tǒng)功能單元實現
該系統(tǒng)設計是針對DDS的基本結構，以FPGA為核心，加上外圍電路而實現的。
2．1 相位累加器
相位累加器由8位加法器與8位寄存器級聯構成。累加器將加法器在上一個時鐘作用后所產生的相位數據反饋到加法器的輸入端：使加法器在下一個時鐘作用下繼續(xù)與頻率控制字data相加，實現相位累加，當相位累加器累加結果等于或大于256(當N=8時)，則產生1次溢出，完成1個周期波形輸出。該相位累加器采用Verilog語言設計實現。