基于89C55和FPGA的頻率特性測(cè)試儀

摘要：為了能夠直接顯示待測(cè)網(wǎng)絡(luò)的幅頻相頻特性，設(shè)計(jì)了一個(gè)以89C55和FPGA構(gòu)成的最小系統(tǒng)為控制核心的頻率特性測(cè)試儀。系統(tǒng)基于DDS(直接數(shù)字頻率合成)原理和多周期同步計(jì)數(shù)相位測(cè)量法，由信號(hào)發(fā)生器，被測(cè)雙T網(wǎng)絡(luò)，真有效值檢波，相位檢測(cè)，LCD顯示及幅頻特性曲線顯示等部分構(gòu)成。其中，信號(hào)發(fā)生和相位檢測(cè)在FPGA內(nèi)部實(shí)現(xiàn)。用戶可通過按鍵輸入需求，頻率特性曲線實(shí)時(shí)顯示于示波器上。整個(gè)系統(tǒng)性能穩(wěn)定，界面友好，操作簡(jiǎn)單，實(shí)現(xiàn)了數(shù)字化頻率特性分析。
關(guān)鍵詞：89C55；FPGA；DDS；真有效值檢波；相位測(cè)量

頻率特性是一個(gè)系統(tǒng)(或元件)對(duì)不同頻率輸入信號(hào)的響應(yīng)特性，是一個(gè)網(wǎng)絡(luò)最重要的特性之一。幅頻特性和相頻特性綜合稱為頻率特性。測(cè)量頻率的方法有點(diǎn)頻法和掃頻法。傳統(tǒng)的模擬式掃頻儀價(jià)格昂貴、體積龐大，不能直接得到相頻特性，給使用帶來諸多不便。為此，設(shè)計(jì)了數(shù)字掃頻式頻率特性測(cè)試儀。

1 方案論證與選擇
1．1 方案的選擇
1．1．1 信號(hào)發(fā)生模塊
方案1：采用模擬分立元件或單片壓控函數(shù)發(fā)生器。可同時(shí)產(chǎn)生正弦波、方波、三角波，但由于元件分散性太大，產(chǎn)生的頻率穩(wěn)定度較差、精度低、波形差，不能實(shí)現(xiàn)任意波形輸出。
方案2：采用傳統(tǒng)的直接頻率合成器。這種方法能實(shí)現(xiàn)快速頻率變換，具有低相位噪聲以及所有方法中最高的工作頻率。但由于采用大量的倍頻、分頻、混頻和濾波環(huán)節(jié)，導(dǎo)致直接頻率合成的結(jié)構(gòu)復(fù)雜，并且它也無法實(shí)現(xiàn)任意波形輸出。
方案3：采用鎖相式頻率合成器。鎖相式頻率合成是將一個(gè)高穩(wěn)定度和高精度的標(biāo)準(zhǔn)頻率經(jīng)過加減乘除的運(yùn)算產(chǎn)生同樣穩(wěn)定度和精確度的大量離散頻率的技術(shù)，它在一定程度上解決了既要頻率穩(wěn)定精確，又要頻率在較大范圍可變的矛盾。但由于鎖相環(huán)本身是一個(gè)惰性環(huán)節(jié)，鎖定時(shí)間長(zhǎng)，故頻率轉(zhuǎn)換時(shí)間長(zhǎng)，頻率受限。更重要的弱點(diǎn)是，不能實(shí)現(xiàn)任意波形的功能。
方案4：采用直接數(shù)字頻率合成器(DDFS)。DDFS技術(shù)以Nyquist時(shí)域采樣定理為基礎(chǔ)，在時(shí)域中進(jìn)行頻率合成，它可以快速改變頻率，并且通過更換波形數(shù)據(jù)可以實(shí)現(xiàn)任意波形功能。DDFS相對(duì)帶寬高，輸出相位連續(xù)，頻率、相位和幅度均可以實(shí)現(xiàn)程控。充分利用FPGA內(nèi)部資源，在其內(nèi)設(shè)置所有邏輯電路實(shí)現(xiàn)DDS合成，理論上可達(dá)MHz，100 kHz的頻段要求很容易實(shí)現(xiàn)，而且省去大部分硬件，只需D／A轉(zhuǎn)換輸出，避免硬件電路的分部影響。
為盡量減輕硬件負(fù)擔(dān)，充分利用數(shù)字資源，在滿足應(yīng)用要求的基礎(chǔ)上，選擇方案4，在FPGA內(nèi)部實(shí)現(xiàn)頻率合成。
1．1．2 被測(cè)網(wǎng)絡(luò)
方案1：直接利用阻容雙T網(wǎng)絡(luò)?？梢酝ㄟ^改變電容電阻的參數(shù)改變中心頻率，但其傳遞函數(shù)形式已經(jīng)固定，帶寬大概是中心頻率的4倍，Q值固定為0．25，陷波效果較差。
方案2；采用改進(jìn)雙T網(wǎng)絡(luò)，網(wǎng)絡(luò)輸出經(jīng)過射級(jí)跟隨器反饋回網(wǎng)絡(luò)，可以限制帶寬，容易實(shí)現(xiàn)應(yīng)用要求。為此選擇方案2。
1．2 系統(tǒng)總體實(shí)現(xiàn)方框圖
系統(tǒng)方框圖如圖1。