基于FPGA腦機(jī)接口實(shí)時系統(tǒng)

知識產(chǎn)權(quán)(IP)核，是指己驗(yàn)證的、可重利用的、具有某種確定功能的IC模塊。FPGA有大量各種用途的IP核。這些IP核對內(nèi)核進(jìn)行了參數(shù)化，通過頭文件或圖形用戶接口(GUI)可以方便地對參數(shù)進(jìn)行操作。通過異步雙口RAM IP核調(diào)用片內(nèi)RAM來緩存腦電數(shù)據(jù)，保證了數(shù)據(jù)接口的同步和數(shù)據(jù)處理速度。用累加器IP核和除法器IP核來實(shí)現(xiàn)算法中的累加器和除法器。

只采用累加平均的方法, 需要進(jìn)行上百次才能得到可靠的誘發(fā)電位波形, 信號提取的時間太長。在少量次累加平均時，為了進(jìn)一步提高信噪比，提取出較為理想的誘發(fā)電位波形，采用數(shù)字濾波的方法來減少噪聲的影響。FIR濾波器具有嚴(yán)格的線性相位，穩(wěn)定性好，而且通頻帶比較平坦。所以，采用FIR濾波器來實(shí)現(xiàn)數(shù)字濾波。用窗函數(shù)設(shè)計(jì)法設(shè)計(jì)一個15階的低通FIR濾波器，窗函數(shù)為海明窗，截止頻率為10 Hz。利用MATLAB工具箱中的FDATool設(shè)計(jì)濾波器，并轉(zhuǎn)換為HDL代碼，可以很方便地在FPGA中實(shí)現(xiàn)FIR濾波器。通過調(diào)用CycloneⅡ芯片中用于DSP運(yùn)算的嵌入式乘法器來實(shí)現(xiàn)FIR濾波中的乘法運(yùn)算。與基于邏輯單元的乘法器相比，嵌入式乘法器性能更高，占用邏輯單元更少。嵌入式乘法器能夠與CycloneⅡ器件的M4K RAM塊進(jìn)行無縫集成，實(shí)現(xiàn)高效的DSP算法[6]。

瞬態(tài)視覺誘發(fā)電位的識別，就是要將誘發(fā)電位信號轉(zhuǎn)換成一系列控制命令，從而實(shí)現(xiàn)人腦與外界的通信與控制。模板匹配是傳統(tǒng)的模式識別方法之一。相關(guān)系數(shù)是變量之間相關(guān)程度的指標(biāo)，可以用于判斷曲線擬合程度。用相關(guān)系數(shù)來衡量模板與未知模式匹配的好壞，是一個有效且可行的方法。

首先,選定一個特征明顯的瞬態(tài)視覺誘發(fā)電位波形，作為模板匹配的參考模板；然后，把實(shí)時提取誘發(fā)電位波形與參考模板做相關(guān)系數(shù)計(jì)算。若相關(guān)系數(shù)值大于設(shè)定的閾值時，就認(rèn)為檢測到了的誘發(fā)電位，發(fā)出控制命令，使光標(biāo)移向相應(yīng)的刺激模塊，從而實(shí)現(xiàn)瞬態(tài)視覺誘發(fā)電位的識別。

相關(guān)系數(shù)的計(jì)算公式如下：

假定模板的數(shù)據(jù)為y，可以先離線計(jì)算出公式(1)中含y項(xiàng)的值，存在ROM中，從而提高實(shí)時計(jì)算的速度。只需要1個乘加器IP核，調(diào)用FPGA芯片中的嵌入式乘法器，就可以實(shí)現(xiàn)分子和分母中的乘加運(yùn)算，節(jié)省了器件的資源。用開根號IP核來實(shí)現(xiàn)開根號運(yùn)算。

FPGA運(yùn)行速度快，內(nèi)部程序并行運(yùn)行，并且有DSP運(yùn)算IP核和嵌入式乘法器，能夠快速準(zhǔn)確地完成腦電處理算法，滿足信號處理的實(shí)時性要求。

2 實(shí)驗(yàn)結(jié)果

采用本文方案構(gòu)建的腦機(jī)接口系統(tǒng)進(jìn)行實(shí)驗(yàn)。腦機(jī)接口實(shí)驗(yàn)通常為一組實(shí)驗(yàn)，分別選擇不同的4個刺激模塊(包括全部目標(biāo)的選擇)。在實(shí)驗(yàn)中，受試者頭戴電極帽，眼睛距屏幕70 cm左右，控制光標(biāo)移向所注視的目標(biāo)。每次實(shí)驗(yàn)時，4個刺激模塊完成一輪閃爍后，然后停頓幾秒，進(jìn)行下一輪閃爍。4輪閃爍，即4個刺激模塊都能被選中后，自動停止閃爍。

實(shí)驗(yàn)中提取的瞬態(tài)視覺誘發(fā)電位波形如圖4所示。圖4(a)中，已經(jīng)可以看到視覺誘發(fā)電位的雛形，但視覺誘發(fā)電位的特征不是十分明顯。圖4(b)中，用FIR濾波對誘發(fā)電位信號進(jìn)一步處理，得到了特征比較明顯的視覺誘發(fā)電位。

腦機(jī)接口的實(shí)驗(yàn)結(jié)果如表1所示，受試者是5名健康男性。正確判斷時，在刺激模塊停止閃爍的同時，光標(biāo)立刻移向受試者注視的模塊。

基于瞬態(tài)視覺誘發(fā)電位的腦機(jī)接口實(shí)驗(yàn)表明，本文給出的基于FPGA的腦機(jī)接口實(shí)時系統(tǒng)的方案是可行的?；贔PGA的VGA視覺刺激器，刺激頻率十分穩(wěn)定，刺激界面易于接受，修改升級方便?；贔PGA的腦電信號處理算法，采用少量次累加平均結(jié)合FIR濾波來提取誘發(fā)電位，并通過模板匹配的方法加以識別，可以快速準(zhǔn)確地把瞬態(tài)誘發(fā)電位信號轉(zhuǎn)換為控制命令，實(shí)現(xiàn)了實(shí)時的腦機(jī)接口系統(tǒng)?；贔PGA的腦機(jī)接口系統(tǒng)，是一種新的方法，也是對腦機(jī)接口實(shí)現(xiàn)方法的有益探索。