新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的IRIG-B編碼器的設(shè)計(jì)

基于FPGA的IRIG-B編碼器的設(shè)計(jì)

作者: 時(shí)間:2012-08-27 來(lái)源:網(wǎng)絡(luò) 收藏

圖5中,通道1(從上至下第一個(gè)信號(hào))為M12T輸出的100 pps信號(hào)PPMl2;通道2(從上至下第三個(gè)信號(hào))為的直流編碼輸出信號(hào);通道3(從上至下第二個(gè)脈沖)為從PPM12信號(hào)中恢復(fù)的每秒脈沖數(shù)信號(hào);通道4(最下面的波形)為IRlG-B編碼的交流輸出波形。圖5中示波器的觸發(fā)點(diǎn)即為B碼參考點(diǎn)Pr。

4.3 編碼輸出

4.3.1 直流碼輸出

為了保證輸出信號(hào)的邊沿和抗干擾,將第4.1節(jié)得到的TTL電平B碼信號(hào)和秒脈沖經(jīng)高速光耦隔離,輸出電路如圖6所示。

圖6中,輸入信號(hào)IRIG_B為第4.1節(jié)所述編碼模塊輸出的直流編碼信號(hào);pps為從M12T的100 pps信號(hào)中恢復(fù)的秒脈沖信號(hào);D350和D351實(shí)現(xiàn)了TTL/RS485的電平轉(zhuǎn)換。

4.3.2 模擬調(diào)制電壓輸出

編碼的交流碼輸出電路如圖6所示。將第4.2.3節(jié)所述數(shù)字調(diào)制信號(hào)通過(guò)DAC接口輸出到MAX5712上進(jìn)行D/A轉(zhuǎn)換,經(jīng)過(guò)AD8601濾除高次諧波后,再用電容耦合到由晶體管Q301構(gòu)成的電壓放大器中,然后經(jīng)600:600的隔離變壓器輸出。

5 結(jié) 語(yǔ)

利用和M12T授時(shí)型GPS內(nèi)核構(gòu)成的IRIG-B編碼模塊采用M12T的100 pps信號(hào)觸發(fā)IRIG-B,使得編碼輸出的每個(gè)碼元上升沿均與GPS模塊嚴(yán)格一致,每個(gè)碼元間隔嚴(yán)格相等,而且每個(gè)碼元的上升沿均可作為同步參考點(diǎn)。利用FPGA的并發(fā)處理能力,使得系統(tǒng)實(shí)時(shí)性好。本文介紹的基于查找表的B碼編碼方法和通過(guò)查找表的數(shù)字調(diào)制方法具有占用資源小,設(shè)計(jì)簡(jiǎn)單,調(diào)制輸出高次諧波小,信號(hào)邊沿穩(wěn)定等特點(diǎn)。

經(jīng)過(guò)軟件仿真和系統(tǒng)測(cè)試,本文實(shí)現(xiàn)的B碼中DC碼參考點(diǎn)Pr和M12T GPS模塊的pps參考點(diǎn)的時(shí)間誤差小于20 ns,與絕對(duì)時(shí)間參考點(diǎn)之間的誤差小于40 ns,AC碼與DC碼之間的延遲為100 ns。利用上述方法實(shí)現(xiàn)的模塊已經(jīng)成功地應(yīng)用在我公司的通信管理機(jī)和同步時(shí)間服務(wù)器中,現(xiàn)場(chǎng)運(yùn)行結(jié)果穩(wěn)定、準(zhǔn)確、可靠。


上一頁(yè) 1 2 3 4 5 下一頁(yè)

關(guān)鍵詞: IRIG-B FPGA 編碼器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉
×

有奖问卷
英飞凌400V CoolSiC™重新定义高性能电源设计的功率密度和效率,含有奖小问卷,限前200名工程师!