FCSR原理及其VHDL語言的實(shí)現(xiàn)

摘　要：偽隨機(jī)序列發(fā)生器是序列密碼設(shè)計(jì)中的重要環(huán)節(jié)，FCSR是其中一類重要思想。本文介紹了FCSR的特性和產(chǎn)生方法，并用VHDL語言予以實(shí)現(xiàn)，給出FCSR序列的主程序和仿真波形，最后指出需要注意的問題。

關(guān)鍵詞：進(jìn)位移位寄存器;l-序列;VHDL;FCSR序列

偽隨機(jī)信號在雷達(dá)、遙控、遙測、通信加密和無線電測量系統(tǒng)領(lǐng)域有著廣泛的應(yīng)用，其產(chǎn)生方法有多種途徑。進(jìn)位反饋移位寄存器(feedbackwithcarryshiftregiste，F(xiàn)CSR)由Klapper和Goresky于1993年提出，是一類較新穎的方法，其理論實(shí)質(zhì)類似于數(shù)學(xué)上產(chǎn)生隨機(jī)數(shù)的模2同余法。經(jīng)過一系列理論分析后普遍認(rèn)為在序列密碼的分析和設(shè)計(jì)中具有一定價(jià)值。

本文簡要介紹了FCSR的基本原理和特性，重點(diǎn)討論基于硬件描述語言VHDL的可變長FCSR的設(shè)計(jì)。VHDL可編程邏輯器件CPLD/FPGA結(jié)合使用，可以方便、靈活地實(shí)現(xiàn)此類偽隨機(jī)序列發(fā)生器。

1FCSR產(chǎn)生原理和序列特性

某時(shí)刻一個(gè)r級(非退化)FCSR如圖1所示。其中ai∈GF(2)， (i=n-1，n-2，…，n -r)，mn-1∈Z，qi∈GF(2)，(i=1，2，…，r-1)，qr=1，∑為一般的整數(shù)加法。工作過程如下：

(1)計(jì)算整數(shù)和：

(2)移位寄存器右移一位，輸出an-r。

(3) an=σn(mod 2)反饋入移位寄存器。

(4) mn=[σn/2]反饋入進(jìn)位寄存器。

記q0= -1，F(xiàn)CSR的一個(gè)狀態(tài)為(mn-1;an-1，…，

為FCSR的連接數(shù)。

FCSR能返回到自身的狀態(tài)稱為周期狀態(tài)。以q為連接數(shù)的FCSR的周期狀態(tài)個(gè)數(shù)為q+1，其中平凡的周期狀態(tài)(0;0，…，0)和(w-1;1，…，1)在狀態(tài)圖中形成2個(gè)長為1的圈，非平凡周期狀態(tài)的個(gè)數(shù)為q-1，其余狀態(tài)都是非周期的。其中w=wt(q+1)為q+1的漢明重量，指qi(i=0，1，…，r)中qi≠0的個(gè)數(shù)。

以q為連接數(shù)的FCSR相應(yīng)的有理數(shù)為p/q。其中，

且q為奇數(shù)。如果p和q互素，那么a有周期T=ordq(2)。特殊的，如果T=Φ(q)(φ為歐拉函數(shù))，即2為模q的本原根，那么該序列達(dá)到他的最大周期。由歐拉函數(shù)的性質(zhì)可知，此時(shí)Φ(q)=q-1。稱其為連接數(shù)為q的最大周期FCSR序列，或l序列。

由于在FCSR中，初始狀態(tài)、移位寄存器級數(shù)、抽頭數(shù)目、抽頭位置的變化都會產(chǎn)生不同的序列，因此可以通過設(shè)計(jì)參數(shù)可變的FCSR發(fā)生器來生成周期更長的偽隨機(jī)序列。