一種通用中頻數(shù)字化接收機的實現(xiàn)

本地數(shù)字振蕩器(NCO)產生的正交信號為：cos(ωcn)和sin(ωcn)，與中頻信號在混頻器相乘后得：

通過低通濾波器濾除倍頻分量后，可以得到有用的正交I，Q信號：

由于信號的采樣頻率較高，也就是上式的I(n)，Q(n)速率很高，一般遠大于窄帶信號的帶寬，這時可對其進行速率轉換(抽取)，以降低此時的輸出數(shù)據(jù)率。不過，抽取后的數(shù)據(jù)率應不小于信號帶寬。在此之前，需經抗混疊濾波器濾波，以保證信號可靠完整地恢復。
圖1中的中頻信號是中頻帶限信號，如果此時中頻信號的中心頻率較低，可取高采樣時鐘過采樣，依Nyquist采樣定理，取采樣率fs>2fH采樣(fH為信號的高端)，能夠不混疊地恢復原信號。如果此時中頻信號的中心頻率較高，采樣率與信號中心頻率的關系不滿足Nyquist采樣定理條件，這時考慮是否滿足帶通信號的采樣定理。這個定理是中頻信號采樣的理論依據(jù)，而Nyquist采樣定理是帶通信號采樣定理的特例。帶通采樣定理：如果一個中心頻率為fo頻率帶限信號，其頻率限制在(fL，fH)內。
fo=(fL+fH)／2，當采樣時鐘fs與fo滿足關系：

式中：n取能滿足fs≥2B的最大正整數(shù)，B=fH-fL，則用fs進行等間隔采樣，所得到的信號采樣值能準確地確定原信號。
滿足式(1)的中心頻率為fo的信號經采樣時鐘fs采樣后，f(t) 展開項中 cos(2 πfon／fs) 與sin(2πfon／fs)交替取值為零，當它們不為零時，取±1?？山惶娴玫絀，Q樣值，不過這時的I，Q值已是經二分之一抽取，時域相差半個采樣點，這時的I，Q值要在時間上對齊，符號修正，這樣就很方便地實現(xiàn)了下變頻。之后，只要將處理后的數(shù)據(jù)經數(shù)字濾波器濾波，按合適的抽取因子抽取就可得到所需的I，Q值。這種方法特別適合用FPGA設計的數(shù)字下變頻器，不需要NCO，節(jié)省了設計數(shù)字混頻器的邏輯資源，而且早期的商用數(shù)字下變頻器件也是這種數(shù)字混頻器，要求fo，fs滿足式(1)的關系，如HARIS公司(現(xiàn)為Intersil公司)的HSP43216。
當信號中心頻率fo較高，即是高中頻信號時，用fs對信號采樣屬欠采樣。當然fo，fs不一定嚴格滿足式(1)的關系。fo，fs選用的總原則是從頻譜上分析，采樣后的信號經混頻、濾波和適當抽取后，基帶頻譜沒有混疊。本設計只是構建一個通用平臺，以下的設計用采樣率80 MSPS時鐘采樣，中頻信號為中心頻率10 MHz，帶寬2 MHz，最后輸出數(shù)據(jù)率2．5 MSPS。采樣率和信號的最高頻率滿足過采樣關系。

2 器件選用及參數(shù)設計
設計中的主要器件：模數(shù)轉換器和數(shù)字下變頻器分別選用AD公司的AD6645和Intersil公司的ISL5416，這兩款器件都是具有較高性價比的器件。AD6645是高速、高性能的模數(shù)轉換器，具有14 b，105 MSPS采樣率。該芯片是目前用于直接中頻采樣的性能較好的一款芯片，片內包括采保和參考時鐘，提供CMOS兼容的輸出，輸入信號帶寬可到270 MHz。
AD6645的采樣時鐘要求質量高且相位噪聲低，如果時鐘信號抖動大，信噪比容易惡化，很難保證精度。為了優(yōu)化性能，AD6645的采樣時鐘采用差分形式。時鐘信號可通過一個變壓器或ECL的差分芯片交流耦合到A／D的時鐘輸入引腳。
數(shù)字下變頻器ISL5416是四通道寬帶可編程下變頻器，專為大動態(tài)范圍應用而設計，輸人數(shù)據(jù)率最高可達95 MSPS，片內包含數(shù)控振蕩器(NCO)、數(shù)字混頻器(Mixer)、數(shù)字濾波器(CIC和FIR)、自動增益控制AGC和重采樣濾波器等。四個并行16 b定點或17 b浮點輸入通道，NCO控制字是32 b可編程的、無雜散動態(tài)范圍SFDR>110 dB。數(shù)字濾波器包括可編程級聯(lián)的CIC濾波器，兩個可編程的FIR濾波器級聯(lián)，第一個FIR濾波器為32階，第二個FIR濾波器是64階，每個數(shù)字濾波器后接一個可編程抽取計數(shù)器，整個器件的總抽取比可從1～4 096。數(shù)字AGC增益范圍可達96 dB,，內部數(shù)據(jù)通道是20 b寬度。