TLV2544/2548多通道12位串行A/D轉換器的原理與應用
加入技術交流群
1 概述
本文引用地址：http://2s4d.com/article/188694.htmTLV2544/2548是TI公司生產(chǎn)的一組高性能12位低功耗/高速（3.6μs）CMOS模數(shù)轉換器，它精度高，體積小、通道多，使用靈活，并具有采樣-保持功能，電源電壓為2.7V～5.5V。另外TLV2544/2548還個有3個輸入端和一個三態(tài)輸出端，可為最流行的微處理器串行端口（SPI）提供4線接口。當與DSP連接時，可用一個幀同步信號（FS）來表明一個串行數(shù)據(jù)幀的開始。該器件除了具有高速模數(shù)轉換器和多種控制功能外，還具有片內(nèi)模擬多路器，可選擇多部的模擬電壓或三個內(nèi)部自測試電壓中的任一個外部的模擬電壓或三個內(nèi)部自測試電壓中的任一個作為輸入。TLV2544/2548工作時的功耗非常低，而軟件/硬件/自動關機模式以及可編程的轉換速度又進一步增強了其低功耗的特點。同時它還具有內(nèi)置轉換時鐘（OSC）和電壓基準，可以采用外部SCLK作為轉換時鐘源以獲取更高的轉換速度（在20MHz的SCLK時可高達3.6μs）。并有兩種不同的內(nèi)部基準電壓可供選擇。圖1和圖2分別是TLV2544/2548的功能方框圖和引腳排列，表1是其引腳說明。
表1 引腳說明
| 名 稱 | 引腳號 | I/O | 說 明 | |
| TLV2544 | TLV2548 | |||
| A0～A3/A0～A7 | 6～9 | 6～13 | I | 模擬輸入。該輸入可內(nèi)部被多路復用 |
| CS | 16 | 20 | I | 片選 |
| CSTART | 10 | 14 | I | 用于控制模擬輸入的開始和啟動轉換 |
| EOC/（INT） | 4 | 4 | O | 轉換結束或主處理器中斷 |
| FS | 13 | 17 | I | DSP幀同步輸入 |
| GND | 11 | 15 | I | 地，用于內(nèi)部電路 |
| PWDN | 12 | 16 | I | 此腳為邏輯零時，模擬及基準電路均斷電 |
| SCLK | 3 | 3 | I | 串行時鐘輸入 |
| SDI | 2 | 2 | I | 串行數(shù)據(jù)輸入 |
| SDO | 1 | 1 | I | A/D轉換結果的三態(tài)串行輸出端 |
| REFM | 14 | 18 | I | 外部基準輸入或內(nèi)部基準去耦 |
| REFP | 15 | 19 | I | 外部基準輸入或內(nèi)部基準去耦 |
| Vcc | 5 | 5 | I | 正源電壓 |
表2 TLV2544/TLV2548配置寄存器（CFR）的位定義
| 位 | 定 義 | |
| D15～D12 | 全零，不可編程 | |
| D11 | 基準選擇，0為外部；1為內(nèi)部 | |
| D10 | 內(nèi)部基準電壓選擇，0時，內(nèi)部準=4V;為1時：內(nèi)部基準=2V | |
| D9 | 采樣周期選擇0：短期采樣12SCLKs(1x采樣時間) 1：長期采樣24SCLKs(2x采樣時間） | |
| D（8，7） | 轉換時鐘源選擇，00：轉換時間=內(nèi)OSC；01：轉換時鐘=SCLK 10：轉換時鐘=SCLK/4;11：轉換時鐘=SCLK/2 | |
| D（6，5) | 轉換模式選擇；00；單次模式；01：重復模式；10：掃描模式；11：重復掃描模式 | |
| D(4,3)* | TLV2548 | TLV2544 |
| 掃描自動序列選擇 00：0-1-2-3-4-5-6-7 01：0-2-4-6-0-2-4-6 10：0-0-2-2-4-4-6-6 11：0-2-0-2-0-2-0-2 | 掃描自動序列選擇 00：N/A 01：0-1-2-3-0-1-2-3 10：0-0-1-1-2-2-3-3 11：0-1-0-1-0-1-0-1 | |
| D2 | EOC/INT引腳功能選擇，0；引腳用作INT；1：引腳用作EOC | |
| D(1,0) | FIFO觸發(fā)器電平（掃描序列長度） 00：全部（FIFO level 7填滿后產(chǎn)生INT） 01：3/4（FIFO level 5填滿后產(chǎn)生INT） 10：1/2（FIFO level 3填滿后產(chǎn)生INT） 11：1/4（FIFO level 1填滿后產(chǎn)生INT） | |
*這些位僅在10和11轉換模式中有效
TLV2544/2548兩芯片的內(nèi)部功能結構相同，不同之處就是前者的模擬輸入通道為4路，而后者為8路。下面以TLV2544為例為介紹。
2 工作原理
TLV2544有4路模擬輸入和3個內(nèi)部測試輸入端，它們可由模擬多路轉換器根據(jù)輸入的命令來選擇。輸入多路轉換器采用先開后合型，因為這可減少由通道切換引起的輸入噪聲。
TLV2544 的工作周期的開始模式有兩種：一種是當不使用FS時（在CS的下降沿FS=1），CS的下降沿即為周期的開始。這時的輸入數(shù)據(jù)在SCLK的上升沿移入，輸出數(shù)據(jù)下降沿改變。這種模式雖然也可用于DSP，但一般常用于SPI微控制器。另一種是當使用FS時（FS是來自DSP的有效信號），F(xiàn)S的下降沿即為周期的開始，這時的輸入數(shù)據(jù)在SCLK的下降沿移入，輸出數(shù)據(jù)在其上升沿改變，這種模式一般用于TMS320系列的DSP。
TLV2544 具有一個4位命令集（存于命令寄存器CMR中）和一個12位配置數(shù)據(jù)域。大多數(shù)命令只需要前4個MSB，即不需要低12位數(shù)據(jù)。值得注意的是，器件在上電初始化時首先需要將將始化命令A000h寫入CFR配置寄存器，然后對器件進行編程，其編程方法是在初始化命令A000h的低12位000h寫入編程數(shù)據(jù)以規(guī)定器件的工作方式。編程定義如表2所列，編程信息被保留在H/W或S/W的斷電狀態(tài)。當器件被編程時，由微處理發(fā)送一個16位串行數(shù)據(jù)寫入CFR，如果在輸入了前8位后SCLK中斷，那么余下的8位則在SCLK被恢復后再輸入。一個讀CFR命令可讀出CFR的狀態(tài)，以校驗寫入控制命令是否正確，其他控制命令可參見表3。
表3 TLV2544/TLV2548命令集
| SDID（15～12）BINary HEX | TLV2548指命 | TLV2544指命 | |
| 0000b | 0000h | 選擇模擬通道0 | 選擇模擬通道0 |
| 0001b | 1000h | 選擇模擬通道1 | N/A |
| 0010b | 2000h | 選擇模擬通道2 | 選擇模擬通道1 |
| 0011b | 3000h | 選擇模擬通道3 | N/A |
| 0100b | 4000h | 選擇模擬通道4 | 選擇模擬通道2 |
| 0101b | 5000h | 選擇模擬通道5 | N/A |
| 0110b | 6000h | 選擇模擬通道6 | 選擇模擬通道3 |
| 0111b | 7000h | 選擇模擬通道7 | N/A |
| 1000b | 8000h | 選擇模擬通道8 | SW電源跌落（模擬+參考） |
| 1001b | 9000h | 讀CFR寄存器數(shù)據(jù)到SDO D（11～0） | |
| 1010b | A000h plus data | 將低12位數(shù)據(jù)寫CFR | |
| 1011B | B000h | 測試選擇，電壓為（REFP+REFR）/2 | |
| 1100b | C000h | 測試選擇，電壓為REFM | |
| 1101b | D000h | 測試選擇，電壓為REFP | |
| 1110b | E000h | FIFO讀，將FIFO內(nèi)容送SDO D（15～4），D（3～0）=0000 | |
| 1111b | F000h plus data | 保留 | |
如果前高4位輸入數(shù)據(jù)被譯碼為轉換命令之一，那么采樣周期開始。一般有兩種采樣方式：正常采樣和擴展采樣。正常采樣實際上是采用軟件啟動A/D變換方式，當 A/D轉換器正常采樣時，采樣周期是可編程的，它可以是12SCLKs（短周期采樣）或24SCLKs（長周期采樣）。當SCLK高于10MHz或輸入源電阻較高時，長周期采樣可使被采樣的輸入模擬信號達到0.5LSB的精度。如果正常采樣達不到所要求的A/D變換精度，則應采用擴展采樣，擴展采樣采用硬件啟動A/D變換，在引腳CSTART輸入一個寬度大于800ns的負脈沖信號后，A/D轉換開始。CSTART的下降沿即為采樣周期的開始，CSTART的上升沿是采樣周期的結束和轉換的開始。
3 TLV2544的轉換模式
TLV2544 具有四種轉換模式，分別為：單次模式、重復模式、掃描模式和重復掃描模式。可用模式00、01、10、11表示。每種模式的工作稍有區(qū)別，這取決于轉換器如何采樣和采用哪一種接口。轉換的觸發(fā)信號可以采用有效CSTART（擴展采樣）、CS（正常采樣、SPI接口）或FS（正常采樣，TMS320系列 DSP接口）模式。當FS用作觸發(fā)信號時，CS可保護一直有效而不需要通過觸發(fā)順序跳轉。不同類型的觸發(fā)信號不應在重復模式和掃描模式中混合使用。當 CSTART用作觸發(fā)信號時，轉換開始于CSTART的上升沿。如果一個有效CS或FS用作觸發(fā)信號，則轉換將在第16個或第28個SCLK的邊沿開始。
評論