高性能差分驅動放大器和ADC的窄帶接口設計方法

　　第4步-通過分割串聯(lián)電抗將單端等效網(wǎng)絡轉換為差分網(wǎng)絡。

　　具有高動態(tài)范圍IF采樣功能的多數(shù)高速ADC都采用差分輸入接口。因此，有必要將單端網(wǎng)絡轉換為差分網(wǎng)絡，如圖4 （c）所示。轉換為差分網(wǎng)絡時，串聯(lián)阻抗值減半。

圖4. 原型濾波器設計步驟。

　　第5步-消除ADC輸入端的原始開關電容。

　　在諧振匹配或儲能電路中的分流電感有助于消除片內ADC輸入電容（以及在低通濾波器最后一級外增加的任何額外電容）。電感值必須以諧振方式抵消虛部導納，僅剩下復合阻抗的導電部分。

　　例如，AD9640差分輸入阻抗在140 MHz下為4.7kΩ，與3.9pF并聯(lián)。

　　因此所需電感L為331 nH.

　　注意，L/C比是決定Q和選擇性的因素之一。對于并聯(lián)諧振電路而言，電感越高，電容越低，通帶濾波器帶寬越大。為了獲得更大的窄帶響應，可通過并聯(lián)添加額外電容來獲得更高Q值（除低通巴特沃茲濾波器的最后電容級外）。在下列公式中，添加了一個額外10 pF,將所需電感L降低至93 nH:

　　因此，Q值越低，響應帶寬也就越低。

第6步-裝配。

　　計算好每個接口元件后，可將電路裝配在一起進行仿真。通常情況下，為獲得濾波器要求的最佳組合，需要借助一些仿真試驗和誤差來優(yōu)化網(wǎng)絡接口。利用可準確體現(xiàn)實際L值和C值寄生效應的真實元件模型（s參數(shù)）來模擬網(wǎng)絡響應是有利的。

　　采用理想L值和C值的實施方案如圖7所示。注意，考慮電路板走線的寄生串聯(lián)感應，最終實施可以選用電感值稍低的電感。還需要注意的是，圖4（c）中的負載被圖7中的ADC接口取代，包括一個并聯(lián)電感和多個共模偏置電阻。偏置電阻給各差分輸入端提供所需的直流偏置，并與ADC輸入阻抗和諧振并聯(lián)電感為濾波器組成一個精確負載。

圖7. AD8352和AD9640的ADC接口示例，理想元件

　　第7步-電路板級經驗調諧。

　　采用的實際L值和C值的最終實施方案如圖8 所示。在使用最終仿真值填充電路板后，可能需要一些板級經驗優(yōu)化方法來幫助補償實際PCB寄生效應。

圖8. AD8352和AD9640的ADC接口示例，實際元件

　　為此，建議使用優(yōu)良軟件和s參數(shù)在工藝早期進行詳細的仿真。這樣，可以減輕更耗時的板級調諧工作。在一些實例中，可能需要為印刷電路板寄生電容建模以選擇最佳的L值和C值。

　　圖5和6顯示AD8352和AD9640間接口的性能。

圖 5. AD8352和AD9640接口示例的濾波器響應

圖 6. AD8352和AD9640接口示例的通帶平坦度

　　布局布線考慮

　　如果濾波器元件值較小，額外的寄生電容會導致大比例的變化，此時降低電路板雜散寄生電容非常重要。為了使本文所討論的電路達到理想的性能，必須采用出色的布局、接地和去耦技術。至少應采用四層PCB:一層為接地層，一層為電源層，另兩層為信號層。有關具體電路板建議，請參看各個器件的驅動器放大器和ADC數(shù)據(jù)手冊。