電路端接的作用

　　端接，是我們在電路中經(jīng)常用到的。在高速電路中，端接顯得尤其重要。如果在電路設計的時候沒有進行正確的端接，嚴重的可能造成電路完全不能工作。今天就來說說端接這點事。

　　先說說電路為什么需要端接?眾所周知，電路中如果阻抗不連續(xù)，就會造成信號的反射，引起上沖下沖，振鈴等信號失真，嚴重影響信號質量。所以在進行電路設計的時候阻抗匹配是很重要的考慮因素。我們的PCB走線進行阻抗控制已經(jīng)不是什么高深的技術了，基本上是每個硬件工程師必備的基本能力。那么在具體電路中，只考慮走線的阻抗還不夠。實際電路都是由發(fā)送端，連線，和接收端共同組成的。我們希望做到的是整個鏈路的阻抗都是一致的。但是實際電路中很難做到這一點，一般發(fā)送端的輸出阻抗會比較小，而接收端的輸入阻抗又很高，那么要處理好這對矛盾，端接就成為一種很自然的手段。因此，端接的本質依然是阻抗匹配，這個是進行PCB設計的重中之重。

　　常見的端接方式有下面幾種：串聯(lián)端接，并聯(lián)端接，戴維寧端接以及RC網(wǎng)絡端接。下面就簡單介紹一下幾種端接方式的區(qū)別和優(yōu)缺點。

　　(1) 串聯(lián)端接。這是我們最容易想到也最常用的一種端接方式。發(fā)送端的輸出阻抗比較小，那么我們在電路上直接串聯(lián)一個電阻，使得輸出阻抗加上電阻阻值的總阻抗等于傳輸線阻抗，這樣就能保證阻抗的連續(xù)性，減小信號的反射。串聯(lián)端接實現(xiàn)比較簡單，缺點也比較明顯，由于線路中串聯(lián)了電阻，會影響信號的上升時間，在高速電路中可能會引起問題。另外由于電阻的分壓，使得發(fā)送端輸出減小。串聯(lián)端接的電阻要放在盡量靠近發(fā)送端的位置，能發(fā)揮更好的作用。

　　(2) 并聯(lián)端接。當接收端的輸入阻抗比較大時，我們可以考慮在接收端并聯(lián)端接一個電阻到地或者到電源。電阻的阻值等于走線的特征阻抗。通過這種方式實現(xiàn)阻抗匹配。這種方式和串聯(lián)端機一樣簡單易行，缺點是會消耗直流功率。上拉的時候能提高驅動能力，下拉的時候能提高對電流的吸收能力。

　　(3) 戴維寧端接。戴維寧端接就是采用上拉電阻和下拉電阻來共同組成端接電路，使得戴維寧等效阻抗等于傳輸線的特征阻抗以實現(xiàn)阻抗匹配。戴維寧端接的優(yōu)點是上拉電阻和下拉電阻都能用來吸收反射，在電路上沒有信號的時候，還能夠為電路提供一個直流電平，適合總線應用。但是缺點也很明顯，那就是由于電阻的存在，在電源盒地之間存在直流通路，直流功耗較大。

　　(4) RC網(wǎng)絡端接。RC網(wǎng)絡端接是并聯(lián)端接的升級版。就是在并聯(lián)到地的電阻下面再增加一顆電容。這樣既能夠和并聯(lián)端接一樣減小反射，同時由于電容的存在隔離了直流，減小了直流功耗。當然缺點也很明顯，RC電路的時間常數(shù)會影響信號的上升時間，在高速電路使用中要仔細計算。

　　在實際的電路中，我們要根據(jù)電路的不同特點選擇合適的端接方式。比如在DDR芯片的數(shù)據(jù)線和地址線上我們都會用到端接電阻。但是兩者的位置是略有區(qū)別的。由于地址線是單向的，都是從主控端到存儲端，所以我們用串聯(lián)端接的時候把串聯(lián)電阻靠近主控端效果會比較好。但是由于數(shù)據(jù)線上的信號是雙向的，串聯(lián)電阻靠近哪一端都很難同時滿足發(fā)送與接收的要求，這時只能折中考慮放在線路的中間。而在更高速的DDR2或者DDR3芯片中，由于采用了ODT(片上端接)技術，端接電阻直接做在了存儲芯片內部，那么外部就不需要做端接處理了。另外如果發(fā)送端和接收端的距離很近，走線可以控制的很短，走線上信號的延時不足信號上升時間的二十分之一，那么不加端接電阻一般也能正常工作?？梢钥闯鰜?，PCB設計沒有哪種方法是萬能的，所以需要我們去理解電路真正的作用，做到知其然知其所以然。具體問題具體分析，靈活的運用各種設計規(guī)則和技巧，更好的完成項目。