PWM芯片在開關電源中待機功能的設計實現(xiàn)

待機是指產品已連接到電源上，但處于未運行在其主要功能時的狀態(tài)。待機的目的就是要降低電源在空載或輕載時的損耗。這可以通過許多控制功能芯片來實現(xiàn)，例如集成芯片L5991等。目前，很多PWM芯片還不具有變頻的待機功能，因而，我們可以借鑒L5991芯片的這個功能電路來實現(xiàn)其他PWM芯片的待機功能。

2 L5991芯片的待機功能電路介紹

　　L5991芯片，是由BCD60II技術發(fā)展而來的，設計目的是用一個固定頻率的電流模式控制，實現(xiàn)離線式DC/DC電源應用。L5991是一個標準電流型PWM控制器，該控制器具有可編程軟啟動，輸出/輸入同步，閉鎖（用于過壓保護和電源管理），精確的極限占空比控制，脈沖電流限制，用軟啟動來進行過流保護，和當空載或輕載時使振蕩器頻率降低的待機功能等優(yōu)點。

圖1是該芯片待機功能的基本內部電路。管腳2外接兩個電阻（RA和RB）和一個電容(CT)，照圖1中連接，是用來分別設置振蕩器正常運行的工作頻率（fosc）和待機模式的工作頻率（fsb）。實際上，只要待機信號是高電平，該管腳能通過一個N溝道FET內部連于參考電壓Vref，所以，定時電容CT通過RA和RB放電。當待機信號變低，N溝道FET就關閉且該管腳懸空，CT只通過RA放電，這樣振蕩器頻率就會變低。VCT在正常運行中由Vref通過RA和RB控制,而在待機時通過RA來進行調控。當CT上的電壓達到3V時，電容會快速地內部放電。當電壓降到1V時，它開始再次充電。

圖1 L5991芯片的待機功能基本電路

正常運行中RT將等于RA//RB，其頻率公式為

fosc≌假如，由于負載減小使得主電流峰值降低，且Vcomp降低到一個固定極限（VT1）時，振蕩器頻率將被設置到一個較低的數(shù)值上（fsb）。假如，主電流峰值增加且Vcomp超過VT2時，振蕩器頻率將重置在正常值上（fosc）。頻率的變化引起Vcomp的變化，并且由于能量平衡原因而方向相反，因而，提供一個恰當?shù)臏蟊憧梢苑乐拐袷幤黝l率在fsb與fosc之間變動。

3 反激式開關電源待機功能的實現(xiàn)

根據(jù)上述L5991芯片的待機原理，我們可以試想，在UC3842構成的反激式開關電源的基礎上加入待機功能。通過對與負載相聯(lián)系的反饋電壓進行檢測，利用芯片內部的誤差放大器的輸出值，對頻率進行改變。

UC3842芯片的管腳1為誤差放大器輸出，圖2為芯片待機功能的基本電路。

圖2 芯片待機功能的基本電路

該電路的主要原理是：檢測反饋電壓經誤差放大器后的輸出值，通過一個遲滯比較器（施密特觸發(fā)器），驅動開關管的開通或者關斷，來實現(xiàn)RT的改變，從而改變電源的振蕩頻率。

我們可以看到，電源處于何種工作狀態(tài)（正常工作或是待機），取決于遲滯比較器的閾值的設定，而該閾值取決于電源待機和正常工作時的誤差放大器的輸出值。

在實際設計的電路中，電源電路空載時，輸出約為1.6V，而非輕載時為1.8V以上，因而，我們根據(jù)這個值來設定遲滯比較器的閾值。遲滯比較器由555芯片加上外圍的電阻構成，該比較器的電路圖如圖3所示。

圖3 遲滯比較器電路

圖3中，555芯片的基準電源VDD為＋5V，由UC3842的腳8輸出基準電壓給定。遲滯比較器的上下閾值計算如下：

VTH=VDD （3）

VTL= （4）

根據(jù)以上確定的閾值，確定各個電阻的阻值。

電源電路負載變化時，根據(jù)遲滯比較器的閾值，電源工作在相應的頻率。

4 試驗結果

根據(jù)以上原理搭構了由UC3842芯片控制的單端反激式開關電源電路[1][2][3]，并加入了待機電路，其中取CT=4700μF，RA=RB=20kΩ，驗證了以上原理。

5 結語

由UC3842構成的開關電源，完全可以加入待機功能電路來實現(xiàn)待機功能，在空載的時候降低開關頻率，有效地減少開關損耗。并且，完全可以在其他PWM芯片上也加入類似的檢測控制電路來實現(xiàn)待機功能。