新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 基于可編程計(jì)數(shù)器的時(shí)序邏輯電路設(shè)計(jì)

基于可編程計(jì)數(shù)器的時(shí)序邏輯電路設(shè)計(jì)

作者: 時(shí)間:2010-08-09 來源:網(wǎng)絡(luò) 收藏
由圖4及表2,寫出74LSl61的EP,ET及矩陣方程式:

其中,不使用的101,110和111狀態(tài),將EP,ET及均設(shè)置為1,使處于二進(jìn)制狀態(tài)工作,能自啟動。
作出74LSl61預(yù)置輸入變量的卡諾圖及畫包圍圈化簡如圖5所示,各預(yù)置輸入變量的最簡表達(dá)式為:

本文引用地址:http://2s4d.com/article/180632.htm


由圖4所示的狀態(tài)圖,寫出輸出函數(shù)Z的矩陣方程式:

其中,不使用的101,110和111狀態(tài)的輸出設(shè)置為O,亦可設(shè)置為1。
用1個(gè)74LSl61計(jì)數(shù)器,3個(gè)8選數(shù)據(jù)選擇器74LSl51按式(5)~(8)畫出圖如圖6所示。



3 結(jié)語
計(jì)數(shù)器的技術(shù),提出了設(shè)計(jì)一般邏輯電路的狀態(tài)分配原則及設(shè)計(jì)步驟,具有實(shí)際應(yīng)用意義。
需要指出,當(dāng)用單片74LSl61計(jì)數(shù)器控制EP,ET及構(gòu)成模數(shù)N16的任意進(jìn)制計(jì)數(shù)器時(shí),無輸入變量,所用狀態(tài)僅最后一個(gè)是非二進(jìn)制時(shí)序,其余均為二進(jìn)制時(shí)序。由功能表可知,需將EP,ET設(shè)置為常數(shù)1且不需選擇,可將圖2所示的一般結(jié)構(gòu)中控制EP,ET的數(shù)據(jù)選擇器簡化掉,而控制函數(shù)僅在最后狀態(tài)為O,可用門簡單控制。

塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理

上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉