基于VHDL的矩陣鍵盤(pán)及顯示電路設(shè)計(jì)

FPGA／CPLD在數(shù)字系統(tǒng)設(shè)計(jì)中的廣泛應(yīng)用，影響到了生產(chǎn)生活的各個(gè)方面。在FPGA／CPLD的設(shè)計(jì)開(kāi)發(fā)中，VHDL語(yǔ)言作為一種主流的硬件描述語(yǔ)言，具有設(shè)計(jì)效率高，可靠性好，易讀易懂等諸多優(yōu)點(diǎn)。作為一種功能強(qiáng)大的FPGA／CPLD數(shù)字系統(tǒng)開(kāi)發(fā)環(huán)境，Altera公司推出的Quar-tUSⅡ，為設(shè)計(jì)者提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程，為使用VHDL語(yǔ)言進(jìn)行FPGA／-CPLD設(shè)計(jì)提供了極大的便利。矩陣鍵盤(pán)作為一種常用的數(shù)據(jù)輸入設(shè)備，在各種電子設(shè)備上有著廣泛的應(yīng)用，通過(guò)7段數(shù)碼管將按鍵數(shù)值進(jìn)行顯示也是一種常用的數(shù)據(jù)顯示方式。在設(shè)計(jì)機(jī)械式矩陣鍵盤(pán)控制電路時(shí)，按鍵防抖和按鍵數(shù)據(jù)的譯碼顯示是兩個(gè)重要方面。本文在QuartusⅡ開(kāi)發(fā)環(huán)境下，采用VHDL語(yǔ)言設(shè)計(jì)了一種按鍵防抖并能連續(xù)記錄并顯示8次按鍵數(shù)值的矩陣鍵盤(pán)及顯示電路。

1 矩陣鍵盤(pán)及顯示電路設(shè)計(jì)思路
矩陣鍵盤(pán)及顯示電路能夠?qū)C(jī)械式4×4矩陣鍵盤(pán)的按鍵值依次顯示到8個(gè)7段數(shù)碼管上，每次新的按鍵值顯示在最右端的第O號(hào)數(shù)碼管上，原有第0～6號(hào)數(shù)碼管顯示的數(shù)值整體左移到第1～7號(hào)數(shù)碼管上顯示，見(jiàn)圖1?？傮w而言，矩陣鍵盤(pán)及顯示電路的設(shè)計(jì)可分為4個(gè)部分：
(1)矩陣鍵盤(pán)的行及列的掃描控制和譯碼。該設(shè)計(jì)所使用的鍵盤(pán)是通過(guò)將列掃描信號(hào)作為輸入信號(hào)，控制行掃描信號(hào)輸出，然后根據(jù)行及列的掃描結(jié)果進(jìn)行譯碼。
(2)機(jī)械式按鍵的防抖設(shè)計(jì)。由于機(jī)械式按鍵在按下和彈起的過(guò)程中均有5～10 ms的信號(hào)抖動(dòng)時(shí)間，在信號(hào)抖動(dòng)時(shí)間內(nèi)無(wú)法有效判斷按鍵值，因此按鍵的防抖設(shè)計(jì)是非常關(guān)鍵的，也是該設(shè)計(jì)的一個(gè)重點(diǎn)。
(3)按鍵數(shù)值的移位寄存。由于該設(shè)計(jì)需要在8個(gè)數(shù)碼管上依次顯示前后共8次按鍵的數(shù)值，因此對(duì)已有數(shù)據(jù)的存儲(chǔ)和調(diào)用也是該設(shè)計(jì)的重點(diǎn)所在。
(4)數(shù)碼管的掃描和譯碼顯示。由于該設(shè)計(jì)使用了8個(gè)數(shù)碼管，因此需要對(duì)每個(gè)數(shù)碼管進(jìn)行掃描控制，并根據(jù)按鍵值對(duì)每個(gè)數(shù)碼管進(jìn)行7段數(shù)碼管的譯碼顯示。

2 矩陣鍵盤(pán)及顯示電路的實(shí)現(xiàn)
本文所設(shè)計(jì)的矩陣鍵盤(pán)及顯示電路的電路符號(hào)如圖2所示。其中，clk為時(shí)鐘信號(hào)輸入端(頻率可為1 024～32 768Hz)；start為清零控制端；kbrow為列掃描信號(hào)輸入端；kbeol為行掃描信號(hào)輸出端；scan為數(shù)碼管地址掃描信號(hào)輸出端；seg7為數(shù)碼管顯示信號(hào)輸出端。
限于篇幅，在此不詳述所設(shè)計(jì)矩陣鍵盤(pán)及顯示電路的全部VHDL代碼，只對(duì)部分重要代碼段落進(jìn)行詳細(xì)說(shuō)明。