一種具有過(guò)溫和短路保護(hù)的低壓LDO設(shè)計(jì)

O 引言
隨著電子技術(shù)的發(fā)展，尤其是目前便攜式產(chǎn)品的迅速發(fā)展，電源IC發(fā)揮的作用越來(lái)越大，同時(shí)電子市場(chǎng)對(duì)電源管理IC的需求也越來(lái)越高。電源電路的性能良好與否直接影響著整個(gè)電子產(chǎn)品的精度、穩(wěn)定性和可靠性。低壓LDO需要有低壓誤差放大器和低壓帶隙，其中低壓帶隙同樣需要低壓運(yùn)放。在本文中采用特殊結(jié)構(gòu)的低壓運(yùn)放，以免在增加電荷泵的同時(shí)，也增加了功耗和電荷泵波動(dòng)對(duì)輸出電壓的影響。但是采用低壓運(yùn)放也有缺點(diǎn)，這種結(jié)構(gòu)的運(yùn)放一般較為復(fù)雜，需要進(jìn)行多級(jí)級(jí)聯(lián)，并且需要增加復(fù)雜的補(bǔ)償電路來(lái)確保整個(gè)電路的穩(wěn)定性。本文所設(shè)計(jì)的電路從總體上可劃分為電壓基準(zhǔn)源(BANDGAP)，誤差放大器(ERR-AMP)，過(guò)溫保護(hù)電路(OTP)，短路保護(hù)電路(SHD)，使能控制和驅(qū)動(dòng)模塊(調(diào)整管、反饋網(wǎng)絡(luò)、補(bǔ)償元件)等幾個(gè)模塊組成，其中輸出電容是外置元件，用于頻率補(bǔ)償及改善瞬態(tài)特性。

1 電路的設(shè)計(jì)與分析
1．1 帶隙基準(zhǔn)電路
在數(shù)字和模擬電路中，對(duì)基準(zhǔn)電壓源的要求越來(lái)越嚴(yán)格，他們必須對(duì)溫度以及供電電壓是不靈敏的，例如鎖相環(huán)、存儲(chǔ)系統(tǒng)以及模／數(shù)轉(zhuǎn)換電路中的比較器等。目前，這些電路都是通過(guò)CMOS技術(shù)來(lái)實(shí)現(xiàn)；相應(yīng)的，帶隙基準(zhǔn)電路不僅要工作在低電壓下，同時(shí)也要通過(guò)典型的數(shù)字CMOS技術(shù)來(lái)實(shí)現(xiàn)。
目前有兩個(gè)主要的因數(shù)限制了低壓基準(zhǔn)源的實(shí)現(xiàn)，第一個(gè)是傳統(tǒng)的帶隙基準(zhǔn)源的輸出電壓大約為1．25 V，因而其供給電壓不可能低于這個(gè)值；第二個(gè)是基準(zhǔn)電路中所使用的放大器的供給電壓的大小以及共模電壓輸入范圍都不能提低。文獻(xiàn)中的基準(zhǔn)源采用了電流模型的方式，然而這個(gè)電路雖然有可能解決供電電壓限制的難題卻需要額外增加一個(gè)啟動(dòng)信號(hào)，并且它的器件必須是耗盡型的，這種工藝是無(wú)法用典型的BICMOS工藝來(lái)實(shí)現(xiàn)的；文獻(xiàn)中分別采用襯底驅(qū)動(dòng)及調(diào)節(jié)閾值電壓的方法來(lái)降低供給電壓，以實(shí)現(xiàn)低壓基準(zhǔn)源，但這些電路很容易受到噪聲信號(hào)的影響，這些噪聲是由于反饋信號(hào)通過(guò)襯底來(lái)傳輸而產(chǎn)生的。所以，本文提出了一種低壓基準(zhǔn)電路來(lái)解決上述所提到的問(wèn)題，此電路最低可工作于1 V。
1．1．1 低壓帶隙基準(zhǔn)電路
如圖1所示，為了降低電源電壓，該電路對(duì)傳統(tǒng)帶隙進(jìn)行了VP和VN兩點(diǎn)到地的折疊。負(fù)反饋回路包括運(yùn)放和一對(duì)匹配電流源，保證VP= VN。因此，電流I1A和I2A與Q1的基極-射極電壓(VBE1)成正比，通過(guò)R3的電流與電壓△VBE成正比。那么，電流IMp2是通過(guò)電阻R2和R3電流的總和，與VBE1+K△VBE成正比。通過(guò)設(shè)置電阻R1=R2，則I1A=I2A。Q2的發(fā)射極面積為Q1發(fā)射極面積的N倍假設(shè)所有的PMOS晶體管都工作在飽
和區(qū)，Mp1和Mp2兩個(gè)晶體管完全相同，相同的寬長(zhǎng)比使得這兩路電流相等，Mp3晶體管的寬長(zhǎng)比是Mp1和Mp2寬長(zhǎng)比的m倍。所有PMOS晶體管的柵極連在同一個(gè)節(jié)點(diǎn)(VC)，那么PMOS晶體管的漏電流可以表示為：

該電壓也是不隨溫度變化的。以上分析可知，上面電路得到的電壓和電流都是與溫度無(wú)關(guān)的。這有助于整體電路的穩(wěn)定。

1．1．2 帶隙結(jié)構(gòu)中的低壓運(yùn)放
圖2所示的是由NMOS差分對(duì)組成的一個(gè)二級(jí)運(yùn)放，偏置電壓VB由VBE1提供。為了獲得足夠的相位裕度，NMOS陣列的運(yùn)放增加了RC補(bǔ)償網(wǎng)絡(luò)。在電路中，輸入晶體管的柵電壓被偏置在帶隙中雙極性晶體管的電壓差(0．65 V)。電路中M4和M5的偏置電流大于尾電流，以防止折疊電流鏡中的電流降至0。當(dāng)差分輸入一端為0時(shí)，另一端達(dá)到最大。差分級(jí)的電壓增益可以表示為：

P型擴(kuò)散層用于所有的電阻，在帶隙結(jié)構(gòu)中，設(shè)置M=1，則晶體管Mp1，Mp21和Mp31中的電流相同，漏源電壓也相等，與電源電壓的大小無(wú)關(guān)。因此，需要一個(gè)溫度系數(shù)比較低的VBG可以由溫度系數(shù)較低的電阻R4上的壓降獲得。

1．1．3 啟動(dòng)電路
針對(duì)上述的低壓帶隙結(jié)構(gòu)提出了一種啟動(dòng)電路，如圖3所示。低壓帶隙電路上電時(shí)，可能進(jìn)入兩個(gè)狀態(tài)，一是正常工作狀態(tài)，另一個(gè)狀態(tài)是VP和VN為低電平，誤差放大器的輸入管關(guān)斷，VC為高電平，Mp1，Mp2，Mp3關(guān)斷，整體電路停止工作。

啟動(dòng)電路的作用是要確保電路上電后正常工作，整個(gè)電路停止工作時(shí)，VP的電壓低于NMOS的閾值電壓，啟動(dòng)電路開(kāi)始工作，VP是低電平，這會(huì)使M23關(guān)斷，從而使M17～M22開(kāi)啟，將VP電壓的拉升上去，使帶隙進(jìn)入工作狀態(tài)。此時(shí)VP為高電平，M23開(kāi)啟，M17～M22關(guān)斷，此時(shí)，啟動(dòng)電路對(duì)正常工作的帶隙基準(zhǔn)電路不產(chǎn)生影響。
1．2 誤差放大器的設(shè)計(jì)
反饋電壓和帶隙的基準(zhǔn)電壓作為誤差放大器的輸入。誤差放大器第一級(jí)是折疊式共源共柵結(jié)構(gòu)，目的是獲得較高的增益，而且輸入共模電平可以設(shè)置的很低。第二級(jí)電路采用了源跟隨器，目的是調(diào)節(jié)輸出共模電平。I98和MC作為密勒補(bǔ)償，I119和I120用于消除共軛極點(diǎn)，用于保證良好的穩(wěn)定性。如圖4所示。