一種12位50 MS/s CMOS流水線A/D轉(zhuǎn)換器
2 電路設(shè)計(jì)
2.1 采樣網(wǎng)絡(luò)的時(shí)間常數(shù)匹配
如前所述,直接利用MDAC以取消SHA模塊會(huì)帶來潛在的孔徑誤差的問題。由圖2可知,MDAC與Sub ADC通過兩組不同的開關(guān)與電容組成的采樣網(wǎng)絡(luò)對(duì)輸入信號(hào)采樣。由于采樣網(wǎng)絡(luò)直接面對(duì)快速變化的輸入信號(hào)而非采樣保持電路輸出的直流信號(hào),因此,采樣網(wǎng)絡(luò)時(shí)間常數(shù)的失配會(huì)造成MDAC與Sub ADC采樣到的電壓不同。并且這種誤差會(huì)隨著輸入信號(hào)頻率的增加而增加。當(dāng)誤差超過數(shù)字校正電路所能處理的范圍時(shí)ADC的性能就會(huì)下降。為了克服時(shí)間常數(shù)失配引起的ADC高頻性能的退化,兩個(gè)采樣網(wǎng)絡(luò)的時(shí)間常數(shù)不能失配過多。另外,第1級(jí)電路的位數(shù)越低,數(shù)字校正電路可以處理的誤差電壓就越大,這可以放寬對(duì)時(shí)間常數(shù)匹配的要求。
當(dāng)輸入頻率是fIN,幅度是Vref的正弦波時(shí),如果MDAC與Sub ADC的采樣網(wǎng)絡(luò)的時(shí)間常數(shù)分別是τ,τ+△τ(△τ表示他們之間的失配),且當(dāng)采樣網(wǎng)絡(luò)的帶寬遠(yuǎn)高于輸入信號(hào)的帶寬:
對(duì)于1.5位的結(jié)構(gòu),數(shù)字電路可以校正的誤差范圍是1/4Vref。為了不讓孔徑誤差超過這個(gè)范圍,必須使得:
因此只要兩者之間的時(shí)間常數(shù)的失配不超過40%,孔徑誤差就會(huì)落在數(shù)字電路的校正范圍以內(nèi)。實(shí)際上,數(shù)字校正電路處理的誤差還應(yīng)該包括比較器的失調(diào)電壓,所以應(yīng)該保證MDAC與Sub ADC的采樣網(wǎng)絡(luò)時(shí)間常數(shù)失配小于40%。本文引用地址:http://2s4d.com/article/178824.htm
本文使用的Bootstrapped開關(guān)作為輸入開關(guān)。這種開關(guān)在導(dǎo)通時(shí)可以保持導(dǎo)通電阻恒定,這樣,因?yàn)殚_關(guān)導(dǎo)通電阻與輸入信號(hào)相關(guān)而造成的非線性會(huì)被大大降低。具體電路如圖3所示。M1,M2,C1,C2組成電荷泵,使M3的柵極與低電平為VDD,高電平為2VDD的方波信號(hào)相連。在CK為低電平時(shí),M3和M12同時(shí)導(dǎo)通,使電容C2充電至電源電壓。此時(shí)M10,M7導(dǎo)通,M11的柵極通過M7和M10與地相連,M11處于斷開狀態(tài)。當(dāng)CK為高電平時(shí),M10,M3,M12斷開,M8,M9導(dǎo)通,這樣,C3上的電壓加到M11的柵源兩端??梢娫贑K為高電平時(shí)M11的柵源電壓一直固定在VDD,與輸入信號(hào)無關(guān)。對(duì)于Sub ADC與MDAC,輸入開關(guān)的導(dǎo)通電阻可以分別表示為:
由于Bootsrapped開關(guān)在導(dǎo)通時(shí),開關(guān)管的柵源電壓保持在VDD,因此開關(guān)的導(dǎo)通電阻只與開關(guān)管的尺寸有關(guān)。這樣開關(guān)導(dǎo)通電阻因與輸入信號(hào)相關(guān)而產(chǎn)生的非線性就被大大降低。
為了保持兩條信號(hào)通路的時(shí)間常數(shù)(τ=RC)一致,有:
于是,MDAC與Sub ADC的采樣開關(guān)的尺寸應(yīng)該滿足:
式中:RONM,RONF,CS,Cc分別指MDAC與Sub ADC的采樣開關(guān)的導(dǎo)通電阻和采樣電容;(W/L)M,(W/L)M分別指MDAC與Sub ADC的開關(guān)管的尺寸。
2.2 運(yùn)算放大器
運(yùn)算放大器是流水線ADC中最重要的單元模塊,其消耗了整個(gè)ADC的大部分功耗。為了避免運(yùn)放有限增益與帶寬對(duì)ADC的轉(zhuǎn)換精度產(chǎn)生影響,運(yùn)放的開環(huán)增益和單位增益帶寬必須滿足:
設(shè)計(jì)的運(yùn)放如圖4所示。主運(yùn)放采用折疊式結(jié)構(gòu)以擴(kuò)大輸出擺幅。自舉放大器商樣是兩個(gè)折疊式放大器,其輸入管分別采用PMOS管與NMOS管輸入。這樣主運(yùn)放中靠近電源與地的晶體管只需一個(gè)過驅(qū)動(dòng)電壓大小的壓降,這可以避免輔助運(yùn)放限制主運(yùn)放的輸出擺幅。輔助運(yùn)算放大器可以顯著提升運(yùn)算放大器的整體增益,但是它會(huì)與主運(yùn)放形成局部反饋環(huán)路。該環(huán)路會(huì)在傳輸函數(shù)中引入零極點(diǎn)對(duì)。零極點(diǎn)對(duì)會(huì)延長運(yùn)算放大器的建立時(shí)間。
評(píng)論