電源完整性設(shè)計(jì)2

你可能會(huì)說，只用一個(gè)容值，只要并聯(lián)電容數(shù)量足夠多，也能達(dá)到同樣低的阻抗。的確如此，但是在實(shí)際應(yīng)用中你可以算一下，多數(shù)時(shí)候，所需要的電容數(shù)量很大。真要這樣做的話，可能你的電路板上密密麻麻的全是電容。既不專業(yè)，也沒必要。

選擇電容組合，要考慮的問題很多，比如選什么封裝、什么材質(zhì)、多大的容值、容值的間隔多大、主時(shí)鐘頻率及其各次諧波頻率是多少、信號(hào)上升時(shí)間等等，這需要根據(jù)具體的設(shè)計(jì)來專門設(shè)計(jì)。

通常，用鉭電容或電解電容來進(jìn)行板級(jí)低頻段去耦。電容量的計(jì)算方法前面講過了，需要提醒一點(diǎn)的是，最好用幾個(gè)或多個(gè)電容并聯(lián)以減小等效串聯(lián)電感。這兩種電容的Q值很低，頻率選擇性不強(qiáng)，非常適合板級(jí)濾波。

高頻小電容的選擇有些麻煩，需要分頻段計(jì)算?？梢园研枰ヱ畹念l率范圍分成幾段，每一段單獨(dú)計(jì)算，用多個(gè)相同容值電容并聯(lián)達(dá)到阻抗要求，不同頻段選擇的不同的電容值。但這種方法中，頻率段的劃分要根據(jù)計(jì)算的結(jié)果不斷調(diào)整。

一般劃分3到4個(gè)頻段就可以了，這樣需要3到4個(gè)容值等級(jí)。實(shí)際上，選擇的容值等級(jí)越多，阻抗特性越平坦，但是沒必要用非常多的容值等級(jí)，阻抗的平坦當(dāng)然好，但是我們的最終目標(biāo)是總阻抗小于目標(biāo)阻抗，只要能滿足這個(gè)要求就行。

在某個(gè)等級(jí)中到底選擇那個(gè)容值，還要看系統(tǒng)時(shí)鐘頻率。前面講過，電容的并聯(lián)存在反諧振，設(shè)計(jì)時(shí)要注意，盡量不要讓時(shí)鐘頻率的各次諧波落在反諧振頻率附近。比如在零點(diǎn)幾微法等級(jí)上選擇0.47、0.22、0.1還是其他值，要計(jì)算以下安裝后的諧振頻率再來定。

還有一點(diǎn)要注意，容值的等級(jí)不要超過10倍。比如你可以選類似0.1、0.01 、0.001這樣的組合。因?yàn)檫@樣可以有效控制反諧振點(diǎn)阻抗的幅度，間隔太大，會(huì)使反諧振點(diǎn)阻抗很大。當(dāng)然這不是絕對(duì)的，最好用軟件看一下，最終目標(biāo)是反諧振點(diǎn)阻抗能滿足要求。

高頻小電容的選擇，要想得到最優(yōu)組合，是一個(gè)反復(fù)迭代尋找最優(yōu)解的過程。最好的辦法就是先粗略計(jì)算一下大致的組合，然后用電源完整性仿真軟件做仿真，再做局部調(diào)整，能滿足目標(biāo)阻抗要求即可，這樣直觀方便，而且控制反諧振點(diǎn)比較容易。而且可以把電源平面的電容也加進(jìn)來，聯(lián)合設(shè)計(jì)。

圖13是一個(gè)電容組合的例子。這個(gè)組合中使用的電容為：2個(gè)680uF鉭電容，7個(gè)2.2uF陶瓷電容（0805封裝），13個(gè)0.22uF陶瓷電容（0603封裝），26個(gè)0.022uF陶瓷電容（0402封裝）。圖中，上部平坦的曲線是680uF電容的阻抗曲線，其他三個(gè)容值的曲線為圖中的三個(gè)V字型曲線，從左到右一次為2.2uF、0.22uF、0.022uF?？偟淖杩骨€為圖中底部的粗包絡(luò)線。

這個(gè)組合實(shí)現(xiàn)了在500kHz到150MHz范圍內(nèi)保持電源阻抗在33毫歐以下。到500MHz頻率點(diǎn)處，阻抗上升到110毫歐。從圖中可見，反諧振點(diǎn)的阻抗控制得很低。

圖13 設(shè)計(jì)實(shí)例

小電容的介質(zhì)一般常規(guī)設(shè)計(jì)中都選則陶瓷電容。NP0介質(zhì)電容的ESR要低得多，對(duì)于有更嚴(yán)格阻抗控制的局部可以使用，但是注意這種電容的Q值很高，可能引起嚴(yán)重的高頻振鈴，使用時(shí)要注意。