三相交錯式雙向DC／DC儲能變流器的研究
英飛凌汽車電子生態(tài)圈
3 三相交錯PWM驅(qū)動波形的產(chǎn)生方式
該變流器數(shù)字控制系統(tǒng)采用DSP作為主控器，通過配置DSP內(nèi)部事件管理器(EV)的各寄存器，可產(chǎn)生6路互不干擾的PWM驅(qū)動波形。雙向
DC／DC變流器可工作在獨立PWM和互補(bǔ)PWM兩種模式下，在此選擇獨立PWM工作方式。即當(dāng)系統(tǒng)工作在Buck模式時，僅上橋臂功率管工作，所有下橋臂功率管可靠關(guān)斷；當(dāng)系統(tǒng)工作在Boost模式時，僅下橋臂功率管工作，所有上橋臂功率管可靠關(guān)斷。由于EV基于同一個時鐘信號產(chǎn)生PWM驅(qū)動波，各PWM波同相位，需要經(jīng)過移相才能應(yīng)用于三相交錯變流器系統(tǒng)。在此采用FPGA內(nèi)部FIFO存儲器實現(xiàn)PWM波形移相功能。
在QuartusⅡ中，F(xiàn)IFO模型可用MegaWizard創(chuàng)建，也可用HDL代碼創(chuàng)建，兩種創(chuàng)建方式實際都是對存儲器進(jìn)行參數(shù)配置的過程，在此選用
VHDL語言創(chuàng)建該模型。該系統(tǒng)設(shè)定功率管開關(guān)頻率為5 kHz，因此DSP應(yīng)產(chǎn)生周期為200 ms的PWM驅(qū)動波形，對其進(jìn)行60°和120°移相，實際就是進(jìn)行200／3 ms和400／3 ms的延時。選用頻率為33 MHz的FPGA，F(xiàn)IFO數(shù)據(jù)讀入讀出的頻率直接使用系統(tǒng)頻率，若要產(chǎn)生200／3 ms的延時，F(xiàn)IFO壓棧深度應(yīng)該為2 200，若要產(chǎn)生400／3 ms的延時，F(xiàn)IFO壓棧深度應(yīng)該為4 400，因此配置FIFO最大壓棧深度為8 192，對應(yīng)地址寬度為13。系統(tǒng)Boost，Buck驅(qū)動波形相互獨立，F(xiàn)IFO位寬設(shè)置為2，分別實現(xiàn)Buck與Boost驅(qū)動波形的移相。
配置兩個FIFO模型FIFO1與FIFO2，分別設(shè)置兩個計數(shù)變量，使得FIFO1讀使能滯后寫使能2 200個系統(tǒng)時鐘周期，則產(chǎn)生60°波形移相；使得FIFO2讀使能滯后寫使能4 400個系統(tǒng)時鐘周期，則產(chǎn)生120°波形移相。最后需要對FIFO模型進(jìn)行端口映射，其輸入映射到DSP的PWM輸出端，輸出映射到PEBB模塊驅(qū)動輸入端，復(fù)位信號端映射到DSP輸出移相使能端。當(dāng)輸出使能端有效時，F(xiàn)PGA對三相驅(qū)動波形進(jìn)行相應(yīng)移相，系統(tǒng)工作在三相交錯模式；當(dāng)輸出使能無效時，F(xiàn)PGA直接輸出一相原始波形，系統(tǒng)工作在單相模式，如此可以輕松實現(xiàn)兩種模式的切換。
4 實驗結(jié)果及分析
根據(jù)上述模型搭建實驗平臺，PEBB選用IGBT模塊。直流輸入由三相調(diào)壓器通過三相整流橋整流得到，Boost模式下模擬蓄電池放電；負(fù)載為50 Ω大功率電阻，Buck模式下模擬蓄電池充電。
圖3示出系統(tǒng)Buck模式下三相PWM波形移相QuartusⅡ仿真結(jié)果與實測結(jié)果。分析波形可知，三相驅(qū)動波互差60°，誤差在30 ns以內(nèi)，完全符合設(shè)計要求。本文引用地址：http://2s4d.com/article/177581.htm
評論