新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 一種基于開(kāi)關(guān)邏輯結(jié)構(gòu)的低功耗SAR ADC的設(shè)計(jì)

一種基于開(kāi)關(guān)邏輯結(jié)構(gòu)的低功耗SAR ADC的設(shè)計(jì)

作者: 時(shí)間:2012-05-02 來(lái)源:網(wǎng)絡(luò) 收藏

本文引用地址:http://2s4d.com/article/177369.htm

表1 測(cè)試結(jié)果

表1 SAR ADC測(cè)試結(jié)果

3 電路仿真與芯片測(cè)試

  利用Cadence AMS作為仿真工具,對(duì) 進(jìn)行了功能仿真,采用FFT 法分析 的動(dòng)態(tài)性能,得到的頻譜圖如圖4 所示。仿真所得信噪失真比(SNDR)為60.472,dB.

圖4 電路仿真的FFT頻譜

圖4 電路仿真的FFT頻譜

  Chartered 0.35,μm,2P4M 工藝,完成了電路的版圖,其中單位電容均采用工藝偏差相對(duì)較小的poly-poly 電容。圖5 給出了經(jīng)MPW 流片ADC 芯片圖。由于電路的非線(xiàn)性與電路的元件匹配有關(guān),其匹配性越好,其線(xiàn)性度越高,因此版圖中采用了一系列手段以提高電容陣列的匹配性,包括采用共質(zhì)心布置版圖,降低因芯片面積加大帶來(lái)的氧化層梯度的影響;電容陣列周邊采用虛擬;單位電容采用固定的周長(zhǎng)/面積比等。對(duì)比表1中的無(wú)失真動(dòng)態(tài)范圍參數(shù),可以看出線(xiàn)性度提高了11.78%.

圖5 SAR ADC芯片

圖5 SAR ADC芯片

  使用TeKtronix TLA5204B 分析儀和TDS3052B 示波器等工具對(duì)MPW 流片回來(lái)的芯片進(jìn)行了測(cè)試。圖6 給出了D/A 的測(cè)試結(jié)果,其中EOB 為轉(zhuǎn)換結(jié)束信號(hào),dac_out 為D/A 輸出信號(hào);SAR ADC在250,kHz 的轉(zhuǎn)換速率下的實(shí)測(cè)積分非線(xiàn)性(Integralnonlinearity,INL)誤差和微分非線(xiàn)性(differnetialnonlinearity,DNL)誤差特性曲線(xiàn)[14]如圖7 所示。

圖6 D/A的測(cè)試結(jié)果

圖6 D/A的測(cè)試結(jié)果

圖7 SAR ADC的INL和DNL的實(shí)測(cè)曲線(xiàn)

圖7 SAR ADC的INL和DNL的實(shí)測(cè)曲線(xiàn)

  表1 顯示了10 位SAR ADC 的整體性能。比較流片后測(cè)試結(jié)果和仿真結(jié)果可見(jiàn)所的SAR ADC較好地達(dá)到了低的設(shè)計(jì)要求,性能良好。

  4 結(jié) 語(yǔ)

  完成了一款的SAR ADC 設(shè)計(jì)。其中的D/A 轉(zhuǎn)換器由溫度計(jì)碼的結(jié)構(gòu)來(lái)控制,從而減小了的動(dòng)作頻率,降低了整個(gè)系統(tǒng)的。測(cè)試結(jié)果顯示,設(shè)計(jì)的SAR ADC 實(shí)現(xiàn)了10 位模數(shù)轉(zhuǎn)換功能,轉(zhuǎn)換速率為250 kHz,INL 和DNL 均小于1 個(gè)LSB,小于2 mW,表明該電路較好地達(dá)到了設(shè)計(jì)要求。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉