新聞中心

EEPW首頁 > 汽車電子 > 設(shè)計(jì)應(yīng)用 > 基于FPGA的DDS調(diào)頻信號(hào)的研究與實(shí)現(xiàn)

基于FPGA的DDS調(diào)頻信號(hào)的研究與實(shí)現(xiàn)

——
作者:石偉 宋躍 李琳 時(shí)間:2006-12-04 來源:微計(jì)算機(jī)信息 收藏
1 引言

直接數(shù)字頻率合成器()技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能和多功能的芯片,專用芯片采用了特定工藝,內(nèi)部數(shù)字信號(hào)抖動(dòng)很小,輸出信號(hào)的質(zhì)量高。然而在某些場(chǎng)合,由于專用的DDS芯片的控制方式是固定的,故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大,這時(shí)如果用高性能的器件設(shè)計(jì)符合自己需要的DDS電路就是一個(gè)很好的解決方法,它的可重配置性結(jié)構(gòu)能方便的實(shí)現(xiàn)各種復(fù)雜的調(diào)制功能,具有很好的實(shí)用性和靈活性。

2DDS發(fā)生器框圖設(shè)計(jì)

DDS調(diào)頻信號(hào)發(fā)生器框圖

 

3 DDS調(diào)制信號(hào)發(fā)生器電路設(shè)計(jì)

DDS調(diào)制信號(hào)發(fā)生器核心單元的FPGA電路設(shè)計(jì)圖 

圖2給出了DDS調(diào)制信號(hào)發(fā)生器核心單元的電路設(shè)計(jì)圖。其設(shè)計(jì)方案采用ALTERA公司的Cyclone系列EP1C6T144C6芯片,加法器為12位,調(diào)制信號(hào)波形存儲(chǔ)器為4096



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉