高密度封裝進(jìn)展

元件全部埋置于基板內(nèi)部的系統(tǒng)集成封裝

(Multi Device Sub-assemblie Embedding all Passive and Active Components in Substrate)

伴隨輕薄短小、高性能便攜電子設(shè)備的急速增加，將電子元器件埋置于基板內(nèi)部的所謂后SMT（post-SMT）封裝技術(shù)已初見端睨。目前，雖然是以埋置R、C、L等無源元件為主，但近年來，將芯片等有源元件，連同元源元件全部埋置于基板內(nèi)部的終極三維封裝技術(shù)也在迅速進(jìn)展之中。

1．驅(qū)動高密度封裝快速發(fā)展的兩個車輪發(fā)展，第一個車輪是以手機(jī)為代表的便攜電子設(shè)備向小型、輕量、薄型方向的進(jìn)步，電子封裝必須適應(yīng)其發(fā)展；第二個車輪是高集成度、超微細(xì)化半導(dǎo)體IC元件性能的提高，電子封裝必須滿足其需求。

關(guān)于前者，除了IC卡等超薄形封裝必不可少外，即使是微機(jī)、筆記本電腦、手機(jī)、數(shù)碼相機(jī)、PDA等，對封裝小型、輕量化的要求也有增無減。從這種意義上講，超薄型封裝的重要性不言而譽(yù)。圖1表示采用薄形封裝的電子設(shè)備的實例。

關(guān)于后者，如圖2年示，半導(dǎo)體IC元件的特征尺寸正向亞0.1um進(jìn)展.。與此相應(yīng)，半導(dǎo)體快速提高。但是，這種發(fā)展都大大受制于電子封裝。從現(xiàn)狀看，電子封裝100um的“特征尺寸”比之半導(dǎo)體芯片0.1um的特征尺寸要大本個數(shù)量級。由SMT技術(shù)將電子元器件實裝在基板上的傳統(tǒng)技術(shù)已拖住半導(dǎo)體IC元件快速發(fā)展的后腿。因此，急需開發(fā)將IC芯片及其他元件封裝在數(shù)微米及數(shù)十微米范圍內(nèi)的新型封裝技術(shù)。

被人們知名人士為芯片上系統(tǒng)的SoC（System on Chip），即系統(tǒng)LSI，是，將一個電子系統(tǒng)制作在同一塊芯片上。但是，這種方法有很大的局限性。自先，SoC并不適用于所有的電路。而且，即使制作在同一塊IC芯片上，隨著半導(dǎo)體芯片特征尺寸逐漸接近到0.1um，若原來的工藝路線，在微細(xì)化技術(shù)的延長線上將遇到如圖2所示，難以跨越的壁壘。換句話說，采用現(xiàn)有的半導(dǎo)體工藝技術(shù)，要實現(xiàn)0.1um以下的特征寬度幾乎是不可能。為此，必須采用新的工藝和材料。例如，用金屬鑲嵌工藝（damassin）在溝槽（trench），內(nèi)埋置Cu，代替?zhèn)鹘y(tǒng)的二維布線，從而使布線導(dǎo)體電阻有效降低；開發(fā)介電常數(shù)小于2的超低介電常數(shù)絕緣層；采用SOI結(jié)構(gòu)及引入SoGe半導(dǎo)體材料等。

如此說來，半導(dǎo)體芯片在進(jìn)步向高集成度發(fā)展的過程中，僅靠芯片上系統(tǒng)（SoC：System On Chip）并不能解決所有問題。今后，隨著工作頻率的不斷提高，以克服EMI（electromagneticinterference）為中心，必然會采用更多的無源元件。從而，充分利用布線板，將多個元件高密度且最短距離地封裝，就顯得格外重要。傳統(tǒng)的封裝方式為實現(xiàn)這一目的，已經(jīng)或正在采取各種各樣的措施。例如：IC封裝及無源元件的小型化、端子密節(jié)距化、元件復(fù)合化、基板布線圖形微細(xì)化、互連孔經(jīng)微細(xì)化、密節(jié)距微互聯(lián)技術(shù)等等。但是，所有這些無一不是針對IC元件及無源無件搭載在基板上，通過互連線連接的傳統(tǒng)封裝方式。如圖2所示，靠這種傳統(tǒng)封裝，即使在其延長線上，布線寬度/布線距離充其量能百葉窗到數(shù)十um水平，這對于更高速回路來說，與IC目樣，會遇到由布線阻抗等引發(fā)的各種問題。

現(xiàn)在看來，避免上述問題的理想方案是，將需要搭載的所有元器埋置在基板內(nèi)部，做成一體化結(jié)構(gòu)。這樣做不僅能實現(xiàn)小型、薄型封裝，還可以保證元件電極間的距離達(dá)到最短。

近年來，電子元器件和印制線路板正發(fā)生日新月異的變化。IC元件在實現(xiàn)了超小型封裝（如CSP）之后，一部分存儲器元件等正在向三維（如采用芯片疊層、封裝疊層、硅圖片疊）封裝方向發(fā)展。

與此同時，元源元件正從片式元件向陶瓷復(fù)合部件方向轉(zhuǎn)變。其中，搭載IC芯片的埋置無源無件的基板模塊，作為高密度封裝發(fā)展的方向，發(fā)展日趨活躍。而且，這些在陶瓷系統(tǒng)中已基本成熟的前提下，正逐漸在樹脂系基板系統(tǒng)中轉(zhuǎn)移并推廣。特別是，還出現(xiàn)了將無源及有源元件全部埋置于基板內(nèi)部的的終極三維封裝形式。

即使是SI芯片本身，為適應(yīng)這種形式的發(fā)展，也正發(fā)生著一些變化。一方面芯片中集成無源元件，從而構(gòu)成集成有無源元件的集成芯片；另一方面，芯片做成便于埋置于基板內(nèi)部的系統(tǒng)集成封裝創(chuàng)造了條件。

下面，就高密度封裝在這方面的進(jìn)展加以介紹。

2．電子元器件及封裝的發(fā)展動向

在電子元器件向輕薄生龍活虎短小化及高性能、多功能的發(fā)展進(jìn)程中，IC封裝不斷進(jìn)展：以單芯片封裝來說，已從QFP及TCP向BGA、CSP等小型化進(jìn)展，隨著硅圓片級CSP（WLP CSP）的出現(xiàn)，已實現(xiàn)與裸芯片尺寸完全一致的超小型封裝（見圖3（a）~（d））；而且，通過將不同種芯片二維或三維組裝在一起（MCP：muhi-chip package），構(gòu)成一個多芯征組件（MCM），近年來又有新的進(jìn)展（見圖3（e）~（i））；與此同時，將所有上述元件及電路制作在同一芯片（SOC）的系統(tǒng)LSI（見圖3（j）），研究開發(fā)也相當(dāng)活躍。但是，系統(tǒng)LSI設(shè)計復(fù)雜，開發(fā)時間長，顯然不適合于短壽命期及少量、多品種制品。此外，也難以滿足用永及時采用新功能IC的要求。由此看來，采用MCP及MCM等多芯片封裝形式是必然趨勢。

上述的三維MCP（圖3（g）~（i））中，由2~4個芯片疊層在一起的封裝制品已經(jīng)面市，成功用于手機(jī)中，且不可或缺。在今后的1~2年中，5~6塊芯片疊層的制品也會出現(xiàn)。由于在同一封裝中疊層再多的芯片越來越困難，可以將芯片疊層封裝與薄型封裝疊層相組合。富士通公司已開發(fā)出將8塊芯片三維疊裝在一起的形式（圖3（i））。而且，與新的芯片減薄工藝相結(jié)合，可以將芯片厚度減薄到25mm。這樣，8塊芯片疊裝在一起的高度僅為2.0 mm.按照這種方法,不久將有10塊芯片疊裝在一起的封裝產(chǎn)品問世.

不僅是為了超小型、高密度化，而且 充分發(fā)揮半導(dǎo)體IC的性能方面，也迫切要求IC芯片三維封裝。今后，這種形式的封裝制品會急速增加。

再從無源元件講，C、R、L等片式元源元件的尺寸正不斷縮小。1996年前后問世的0630（0.6 mm