新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于AT89C2051的解碼器設計

基于AT89C2051的解碼器設計

作者: 時間:2012-02-22 來源:網(wǎng)絡 收藏

3單片機的解碼方案

3.1硬件電路

的解碼電路原理圖如圖3所示,利用該電路可將高頻接收模塊變頻處理后的數(shù)字脈沖信號送入的P0.0口進行解碼,再將滿足地址碼條件的控制脈沖信號輸出到P1.0~P1.3,同時輸出1秒的VT信號。

31.jpg

3.2軟件

單片機的解碼軟件流程圖如圖4所示。利用初始化可將的16位定時/計數(shù)器0設置為內(nèi)部計數(shù)器方式。

32.jpg



評論


相關推薦

技術專區(qū)

關閉