新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > DEI1016功能和原理簡(jiǎn)介及其與單片機(jī)的接口設(shè)計(jì)

DEI1016功能和原理簡(jiǎn)介及其與單片機(jī)的接口設(shè)計(jì)

作者: 時(shí)間:2012-06-01 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:是一種可支持ARINC429航空總線協(xié)議的串行接收、發(fā)送器件。文中介紹了的主要工作,給出了的數(shù)據(jù)收發(fā)過(guò)程,同時(shí)重點(diǎn)介紹了DEI1016與AT89C52電路的方法。

本文引用地址:http://2s4d.com/article/171365.htm

1 DEI1016的主要功能

DEI1016是Device Engineering Incorporated 生產(chǎn)的一種可支持ARINC429航空總線協(xié)議的串行接收、發(fā)送器件。該器件的主要功能如下:

●串行數(shù)據(jù)字長(zhǎng)為32或25位;

●串行數(shù)據(jù)速率為100kbps或12.5kbps;

●具有獨(dú)立的收、發(fā)電路;

●兩個(gè)獨(dú)立的接收器可直接與ARINC429總線;

●具有串/并接收數(shù)據(jù)轉(zhuǎn)換,和并/串發(fā)送數(shù)據(jù)轉(zhuǎn)換功能;

●對(duì)接收的數(shù)據(jù)可進(jìn)行奇偶狀態(tài)校驗(yàn);并可對(duì)發(fā)送數(shù)據(jù)奇偶狀態(tài)進(jìn)行設(shè)置;

●可自動(dòng)產(chǎn)生字與字之間的間隔;

●采用單一+5V供電。

2 DEI1016的工作

DEI1016的引腳功能及特點(diǎn)以前已有介紹,現(xiàn)僅對(duì)該器件的工作作以描述。

2.1 DEI1016的復(fù)位及初始化

電路上電后,首先在MR引腳施加200μs的低電平脈沖以使DEI1016復(fù)位,然后把控制字寫到16位數(shù)據(jù)總線上,這樣,在LDCW引腳施加低電平便可把控制字寫入到控制字寄存器,爾后便可接收和發(fā)送數(shù)據(jù)。

2.2 DEI1016的數(shù)據(jù)發(fā)送過(guò)程

DEI1016的數(shù)據(jù)發(fā)送時(shí)序如圖1所示。發(fā)送數(shù)據(jù)時(shí),首先應(yīng)查詢TXR引腳是否為高電平,若是高電平,表明發(fā)送存儲(chǔ)器已空;此時(shí)置ENTX引腳為低電平可停止發(fā)送數(shù)據(jù),并把要發(fā)送的數(shù)據(jù)寫到16位數(shù)據(jù)總線上。之后,若要發(fā)送數(shù)據(jù)字1,則置LD1為低,LD2為高;若發(fā)送數(shù)據(jù)字2,則置LD1為高,LD2為低?此時(shí)再查詢TXR引腳是否為低電平,若為低電平,表明發(fā)送數(shù)據(jù)已裝載到存儲(chǔ)器中,此時(shí)再置ENTX引腳為高電平即可發(fā)送數(shù)據(jù)。DEI1016的發(fā)送存儲(chǔ)器最多可裝載8?jìng)€(gè)32位字長(zhǎng)的數(shù)據(jù),DEI1016采用的是先進(jìn)先出的發(fā)送順序。

2.3 DEI1016的數(shù)據(jù)接收過(guò)程

DEI1016的數(shù)據(jù)接收時(shí)序如圖2所示。當(dāng)接收器1接收到數(shù)據(jù)后,系統(tǒng)會(huì)置DR1為低電平;而當(dāng)接收器2接收到數(shù)據(jù)后,系統(tǒng)將置DR2為低電平。欲使接收器1將接收數(shù)據(jù)的字1送至16位數(shù)據(jù)總線上,應(yīng)先置SEL為低電平,再置OE1為低電平且置OE2為高。而后再置SEL為高電平,便可將字2送至16位數(shù)據(jù)總線。要使接收器2的數(shù)據(jù)送至16位數(shù)據(jù)總線上,則置OE2為低電平,OE1為高電平即可。

表1 74LS373功能表

輸出控制OE使能G輸入D輸出Q
LHHH
LHLL
LLXQo
HXXZ

3?。粒裕福梗茫担才cDEI1016的

AT89C52(U1)8位微控器與DEI1016的16位數(shù)據(jù)總線進(jìn)行數(shù)據(jù)交換時(shí),必須先利用鎖存器來(lái)鎖存數(shù)據(jù)。其接口電路框圖見(jiàn)圖3。發(fā)送數(shù)據(jù)時(shí),U1先把要發(fā)送的數(shù)據(jù)分成低8位和高8位送出,并進(jìn)入U3、U4鎖存,爾后再把16位數(shù)據(jù)一同送至DEI1016?U2?的數(shù)據(jù)總線上。U3、U4、U5、U6均選用74LS373芯片,它們的內(nèi)部均由D鎖存器和三態(tài)輸出門組成,其功能表如表1所列。當(dāng)OE為低電平,且G為高電平時(shí),輸出Q與輸入D之間為直通方式。而當(dāng)OE為高電平,且G由高電平跳變?yōu)榈碗娖胶螅亩溯斎霐?shù)據(jù)被D鎖存器鎖存,之后即使D端(P0口)輸入數(shù)據(jù)再發(fā)生變化,也不會(huì)影響已鎖存的數(shù)據(jù)。如果OE為低電平,系統(tǒng)將輸出原先鎖存的數(shù)據(jù)。為了鎖存低8位數(shù)據(jù),需要由U1的WR和地址選通信號(hào)Y7(由譯碼器U7譯出)經(jīng)或非門U8去控制U3的G端。實(shí)際上,只有U1在執(zhí)行寫操作時(shí), WR和Y7才同時(shí)為低電平,而此時(shí)低8位數(shù)據(jù)才能被U3暫時(shí)鎖存。高8位數(shù)據(jù)的鎖存與此類似M,U1的P3.4由高變低可打開U3、U4的輸出門,從而使U3、U4把數(shù)據(jù)送至U2的數(shù)據(jù)總線,當(dāng)U1的P1.3或P1.4由高變低以把16位數(shù)據(jù)裝入發(fā)送存儲(chǔ)器后,P3.4會(huì)由低變高,此時(shí)U3、U4輸出為高阻抗?fàn)顟B(tài),但不會(huì)影響U2的數(shù)據(jù)輸出狀態(tài)。其發(fā)送程序如下:

mov?。洌穑簦?,#e000h

mov a,#d1l ;取字1的低8位

movx @dptr,a ;把字1的低8位鎖入U3

mov?。洌穑簦?,#c000h

mov a,#d1h ;取字1的高8位

movx @dptr,a ;把字1的高8位鎖入U4

clr p3.4 ;打開U3、U4的輸出

nop

clr p1.3 ;字1數(shù)據(jù)裝入DEI1016

nop

setb p3.4 ;關(guān)閉U3、U4的輸出

setb p1.3

mov?。洌穑簦?,#e000h

mov a,#d2l ;取字2的低8位

movx @dptr,a ;把字2的低8位鎖入U3

mov?。洌穑簦?,#c000h


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉