基于DP標(biāo)準(zhǔn)的擴頻時鐘發(fā)生器系統(tǒng)參數(shù)研究

1 引言
DP(DisplayPort)接口標(biāo)準(zhǔn)旨在尋求代替計算機的數(shù)字視頻接口DVI(Digital Visual Interface)、LCD顯示器的低壓差分信號LVDS(Low Voltage Differential Signal)，作為設(shè)備間和設(shè)備內(nèi)的工業(yè)標(biāo)準(zhǔn)，并在若干領(lǐng)域躍過DVI和高清晰多媒體接口HDMI(High Definition Multimedia Interface)這兩種接口標(biāo)準(zhǔn)。DP利用目前交流耦合電壓差分的PCI Express電氣層，有1～4個工作速率為217 Gb/s的數(shù)據(jù)對(Lanes)，最高可獲得4條通道總共多達10．8 Gb/s的帶寬。時鐘不是分離的，而是內(nèi)置于Lanes。傳輸命令和控制的輔助數(shù)據(jù)通道是雙向的，最高傳輸比特率可達1 Mh／s。DP支持的最大傳輸距離為15 m，而其工作電平比DVI更低。
電子產(chǎn)品的性能不斷提高，其微處理器的頻率也在不斷增加，由此產(chǎn)生的電磁干擾會影響電子產(chǎn)品的正常使用。為抑制電磁干擾，研究者們先后開發(fā)出屏蔽、脈沖整形、濾波、低電壓差分時鐘、特殊版圖布局、擴頻時鐘發(fā)生器等方法，其中擴頻時鐘發(fā)生器可有效減小峰值和諧波功率，且可通過電路設(shè)計去實現(xiàn)，從而得到了廣泛應(yīng)用。這里擴頻時鐘的實現(xiàn)方法是直接對控制電壓進行調(diào)制，從而線性影響輸出時鐘的頻率。調(diào)制信號對于輸出是帶通的，調(diào)制頻率應(yīng)在帶通范圍內(nèi)：該信號經(jīng)分頻器后作為鑒頻鑒相器的輸出，需使調(diào)制信號的頻率小于環(huán)路帶寬K。

2 系統(tǒng)參數(shù)設(shè)計
該設(shè)計的主要任務(wù)是在合理設(shè)計鎖相環(huán)路的基礎(chǔ)上運用外加電荷泵對壓控振蕩器的控制電壓進行三角波調(diào)制，得到所需的擴頻時鐘。圖1為擴頻時鐘發(fā)生器系統(tǒng)框圖。

2．1 鎖相環(huán)工作原理
作為一種集成電路模塊，鎖相環(huán)在電氣測控或功率變換系統(tǒng)中用來對輸人信號進行處理后輸出一個時鐘信號，并使該時鐘信號與指定頻率信號(一般為基頻信號)具有相同的頻率和相位信息，即使這兩個信號具有同步性(或稱相干性)。鎖相環(huán)的基本組件包括鑒相器、環(huán)路濾波器和壓控振蕩器，三者形成一個負反饋環(huán)路結(jié)構(gòu)，如圖2所示。鑒相器用于判斷壓控振蕩器的輸出信號與輸入信號之間的相差幅度，輸出至低通濾波器進行濾波和平滑，以消除高頻干擾和其他不穩(wěn)定因素的影響，并以此作為壓控振蕩器的控制信號。壓控振蕩器根據(jù)相位誤差信號，自適應(yīng)地調(diào)節(jié)內(nèi)部時鐘輸出信號，使其頻率和相位與輸入信號保持一致，實現(xiàn)鎖相功能。

設(shè)鎖相環(huán)的輸入信號為u1(t)，壓控振蕩器的輸出信號為u2(t)，且可表示為：

式中，ω1和ω2為信號角頻率，θ1和θ2為信號相位。