基于AIS的船舶避碰系統(tǒng)研究
加入技術(shù)交流群
3.2 DSP和FPGA的接口設(shè)計
比較Altera公司的多個系列的FPGA產(chǎn)品，本設(shè)計選取CycloneⅡ系列的芯片EP2C35F672。它主要具有以下特性：嵌入式存儲資源支持各種存儲器應(yīng)用和數(shù)字信號處理(DSP)實施的要求，引腳數(shù)量充裕有160個，可提供100個I／O用戶引腳，且I／O具有三態(tài)緩沖、總線狀態(tài)保持等功能，該芯片由128 MB FLASH內(nèi)存和8 MB SSRAM存儲區(qū)和兩個串口。它可以滿足本系統(tǒng)所需的數(shù)據(jù)采集控制和串行口復(fù)用等功能。接口電路如圖3所示。
在上述設(shè)計中AIS信息的串口直接接到DSP芯片上，是為了避免直接應(yīng)用多串行口中斷共享方式可能會不可靠。原因是假如在服務(wù)串行口A時上一次檢測過的串行口B發(fā)生了中斷，此時中斷服務(wù)程序如果直接退出，則中斷B就未被服務(wù)。這種情況下，CPU可能會再次進入中斷服務(wù)程序，多次進出中斷必然造成處理器資源的浪費。更糟糕的是退出中斷服務(wù)程序時，由于DSP中斷標(biāo)志位已經(jīng)被清除且DSP中斷引腳保持高電平，此時中斷就不會再被標(biāo)志，造成中斷死鎖導(dǎo)致外部中斷根本無法繼續(xù)工作。為確保DSP芯片及時接收到AIS信息，為AIS單獨留下專用串口。
3.3 DSP和FPGA與其他外圍電路的接口設(shè)計
船舶避碰系統(tǒng)中設(shè)計了基于同一片F(xiàn)PGA上的液晶顯示接口和鍵盤接口，使避碰系統(tǒng)具有更強的功能。鍵盤接口利用FPGA內(nèi)的硬件資源設(shè)計，在不影響DSP進行船舶避碰算法運算的條件下，用于船舶避碰系統(tǒng)的調(diào)試和控制。
同時完成了A／D、D／A模塊的接口設(shè)計。模擬信號經(jīng)過前置濾波、放大，再通過多路模擬開關(guān)和A／D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號進入FPGA，A／D、D／A模塊與DSP的接口電路如圖4所示。
4 結(jié) 語
本文研究的內(nèi)容為基于AIS的船舶避碰系統(tǒng)，涉及到信息的解碼過程，利用DSP作為系統(tǒng)的微處理器和FPGA作為接口的擴展與協(xié)調(diào)，根據(jù)接收的信息，進行船舶避碰算法的運算。
評論